source: firmware/FTM/ftm_definitions.vhd @ 10418

Last change on this file since 10418 was 10418, checked in by weitzel, 9 years ago
New FTM firmare: dna, fad_broadcast, FTU error messages, rates readout
File size: 20.9 KB
Line 
1----------------------------------------------------------------------------------
2-- Company:        ETH Zurich, Institute for Particle Physics
3-- Engineer:       Q. Weitzel
4--
5-- Create Date:    February 2011
6-- Design Name:   
7-- Module Name:    ftm_definitions
8-- Project Name:
9-- Target Devices:
10-- Tool versions:
11-- Description:    library file for FTM design
12--
13-- Dependencies:
14--
15-- Revision:
16-- Revision 0.01 - File Created
17-- Additional Comments:
18--
19-- modified:   Patrick Vogler, February 17 2011
20-- merged with library file from Dortmund, Q. Weitzel, February 24, 2011
21--
22-- kw 25.02.:  changes for HDL-Designer (use FACT_FTM.lib.ftm_...),
23-- DD_BLOCK_SIZE added (set to 0x008 for first tests), SD_ADDR_coin_win_[p,c] defined
24--
25-- modified:   Quirin Weitzel, March 14 2011
26-- second merger with library file from dortmund (changes below)
27-- kw 01.03.: added array sd_block_default_ftu_active_list (type and defaults)
28-- kw 02.03.: added DD_BLOCK_SIZE_GENERAL (on-time counter + temperatures), changed DD_BLOCK_SIZE to 0x010 for testing
29-- kw 03.03.: added FTM_HEADER_LENGTH
30--
31-- modified:   Quirin Weitzel, March 14 2011
32-- third merger with library file from dortmund (changes below)
33-- kw 22.03.: added FTU_ERROR_LENGTH
34-- kw 30.03.: added CMD_AUTOSEND, PAR_AUTOSEND_EA, PAR_AUTOSEND_DA
35--
36---kw 11.04.: added SD_ADDR_ftu_prescaling_0
37--
38----------------------------------------------------------------------------------
39
40
41library IEEE;
42use IEEE.STD_LOGIC_1164.all;
43use IEEE.STD_LOGIC_ARITH.ALL;
44use IEEE.STD_LOGIC_UNSIGNED.ALL;
45use IEEE.NUMERIC_STD.ALL;
46
47package ftm_array_types is
48
49  -- !!! some arrays are also defined in the ftm_constants package !!!
50 
51  -- data arrays for a single FTU
52  type FTU_enable_array_type is array (0 to 3) of std_logic_vector(15 downto 0);
53  type FTU_dac_array_type    is array (0 to 4) of std_logic_vector(15 downto 0);
54  type FTU_rate_array_type   is array (0 to 4) of std_logic_vector(31 downto 0);
55  type active_FTU_array_type is array (0 to 3) of std_logic_vector(15 downto 0);
56  type FTU_answer_array_type is array (0 to 3) of integer range 0 to 10;
57
58  -- data array for clock conditioner interface
59  type clk_cond_array_type is array (0 to 14) of std_logic_vector (31 downto 0);
60
61  -- network array types
62  type ip_type  is array (0 to 3) of integer;
63  type mac_type is array (0 to 2) of std_logic_vector (15 downto 0);
64
65  -- Temperature Sensor interface
66  type sensor_array_type is array (0 to 3) of integer range 0 to 2**16 - 1;
67 
68end ftm_array_types;
69
70
71library IEEE;
72use IEEE.STD_LOGIC_1164.all;
73use IEEE.STD_LOGIC_ARITH.ALL;
74use IEEE.STD_LOGIC_UNSIGNED.ALL;
75-- for HDL-Designer
76-- LIBRARY FACT_FTM_lib;
77-- use FACT_FTM_lib.ftm_array_types.all;
78library ftm_definitions;
79use ftm_definitions.ftm_array_types.all;
80use IEEE.NUMERIC_STD.ALL;
81use ieee.math_real.all;
82
83package ftm_constants is
84
85  -- !!! many constants depend on each other or are defined 2x with different types !!!
86 
87  constant NO_OF_CRATES         : integer :=  4;
88  constant NO_OF_FTUS_PER_CRATE : integer := 10;
89  constant NO_OF_FTU_ENABLE_REG : integer :=  4;
90  constant NO_OF_FTU_DAC_REG    : integer :=  5;
91 
92  --internal FPGA clock frequencies
93  constant INT_CLK_FREQUENCY_1 : integer :=  50000000;  --  50MHz
94  constant INT_CLK_FREQUENCY_2 : integer := 250000000;  -- 250MHz
95  constant LOW_FREQUENCY       : integer :=   1000000;  -- has to be smaller than INT_CLK_FREQUENCY_1
96  --constant SCALER_FREQ_DIVIDER : integer :=     10000;  -- for simulation, should normally be 1
97  constant SCALER_FREQ_DIVIDER : integer :=         1;
98 
99  --FTM address and firmware ID
100  constant FTM_ADDRESS : std_logic_vector(7 downto 0) := "11000000";  -- 192
101  constant FIRMWARE_ID : std_logic_vector(7 downto 0) := "00000001";  -- firmware version
102 
103  --communication with FTUs
104  constant FTU_RS485_BAUD_RATE   : integer := 250000;  -- bits / sec in our case
105  constant FTU_RS485_TIMEOUT     : integer := (INT_CLK_FREQUENCY_1 * 2) / 1000;  -- 2ms @ 50MHz (100000 clk periods)
106  --constant FTU_RS485_BAUD_RATE   : integer := 10000000;  -- for simulation
107  --constant FTU_RS485_TIMEOUT     : integer := (INT_CLK_FREQUENCY_1 * 2) / 40000;  -- for simulation
108  constant FTU_RS485_NO_OF_RETRY : integer range 0 to 2 := 2;  -- in case of timeout, !!! HAS TO BE < 3 !!!
109  constant FTU_RS485_BLOCK_WIDTH : integer := 224;  -- 28 byte protocol
110  constant FTU_RS485_START_DELIM : std_logic_vector(7 downto 0) := "01000000";  -- start delimiter "@"
111
112  --broadcast to FADs
113  constant FAD_RS485_BAUD_RATE   : integer := 250000;  -- bits / sec in our case
114  constant FAD_RS485_BLOCK_WIDTH : integer := 56;  -- 7 byte trigger ID
115 
116  --CRC setup
117  constant CRC_POLYNOMIAL : std_logic_vector(7 downto 0) := "00000111";  -- 8-CCITT
118  constant CRC_INIT_VALUE : std_logic_vector(7 downto 0) := "11111111";
119 
120  --DNA identifier for simulation
121  constant DNA_FOR_SIM : bit_vector := X"01710000F0000501";
122
123  -- Clock conditioner (LMK03000, National semiconductor) interface
124  constant MICROWIRE_CLK_FREQUENCY : integer := 2000000;  -- 2 MHz
125  -- value to be written to R0 of the LMK03000 to perform a reset, see LMK03000 datasheet
126  constant LMK03000_Reset          : std_logic_vector (31 downto 0) :=  x"80000000";
127  constant LMK03000_REGISTER_WIDTH : integer := 32;
128  constant LMK03000_REGISTER_COUNT : integer := 15;  -- number of registers to be programmed in the LMK03000 including reset
129  constant cc_R2_const              : std_logic_vector := X"00000102";  -- unused                                                                       
130  constant cc_R3_const              : std_logic_vector := X"00000103";  -- channels
131  constant cc_R4_const              : std_logic_vector := X"00000104";
132  constant cc_R5_const              : std_logic_vector := X"00000105";
133  constant cc_R6_const              : std_logic_vector := X"00000106";
134  constant cc_R7_const              : std_logic_vector := X"00000107";
135 
136  -- network settings Dortmund
137  -- constant MAC_ADDRESS : mac_type := (X"0011", X"9561", X"95A0");
138  -- constant NETMASK : ip_type := (255, 255, 255, 0);
139  -- constant IP_ADDRESS : ip_type := (129, 217, 160, 118);
140  -- constant GATEWAY : ip_type := (129, 217, 160, 1);
141  -- constant FIRST_PORT : integer := 5000;
142
143  -- network settings Zuerich
144  constant MAC_ADDRESS : mac_type := (X"FAC7", X"0FAD", X"1101");
145  constant NETMASK     : ip_type  := (255, 255, 248, 0);
146  constant IP_ADDRESS  : ip_type  := (192, 33, 99, 246);
147  constant GATEWAY     : ip_type  := (192, 33, 96, 1);
148  constant FIRST_PORT  : integer  := 5000;
149
150  -- W5300 settings
151  constant W5300_S_INC : std_logic_vector(6 downto 0) := "1000000"; -- socket address offset
152  -- W5300 Registers
153  constant W5300_BASE_ADR    : std_logic_vector (9 downto 0) := (others => '0');
154  constant W5300_MR          : std_logic_vector (9 downto 0) := W5300_BASE_ADR + X"0";
155  constant W5300_IR          : std_logic_vector (9 downto 0) := W5300_BASE_ADR + X"2";
156  constant W5300_IMR         : std_logic_vector (9 downto 0) := W5300_BASE_ADR + X"4";
157  constant W5300_SHAR        : std_logic_vector (9 downto 0) := W5300_BASE_ADR + X"8";
158  constant W5300_GAR         : std_logic_vector (9 downto 0) := W5300_BASE_ADR + X"10";
159  constant W5300_SUBR        : std_logic_vector (9 downto 0) := W5300_BASE_ADR + X"14";
160  constant W5300_SIPR        : std_logic_vector (9 downto 0) := W5300_BASE_ADR + X"18";
161  constant W5300_RTR         : std_logic_vector (9 downto 0) := W5300_BASE_ADR + X"1C";
162  constant W5300_RCR         : std_logic_vector (9 downto 0) := W5300_BASE_ADR + X"1E";
163  constant W5300_TMS01R      : std_logic_vector (9 downto 0) := W5300_BASE_ADR + X"20";
164  constant W5300_TMS23R      : std_logic_vector (9 downto 0) := W5300_BASE_ADR + X"22";
165  constant W5300_TMS45R      : std_logic_vector (9 downto 0) := W5300_BASE_ADR + X"24";
166  constant W5300_TMS67R      : std_logic_vector (9 downto 0) := W5300_BASE_ADR + X"26";
167  constant W5300_RMS01R      : std_logic_vector (9 downto 0) := W5300_BASE_ADR + X"28";
168  constant W5300_RMS23R      : std_logic_vector (9 downto 0) := W5300_BASE_ADR + X"2A";
169  constant W5300_RMS45R      : std_logic_vector (9 downto 0) := W5300_BASE_ADR + X"2C";
170  constant W5300_RMS67R      : std_logic_vector (9 downto 0) := W5300_BASE_ADR + X"2E";
171  constant W5300_MTYPER      : std_logic_vector (9 downto 0) := W5300_BASE_ADR + X"30";
172  constant W5300_S0_MR       : std_logic_vector (9 downto 0) := W5300_BASE_ADR + "1000000000" + X"0";
173  constant W5300_S0_CR       : std_logic_vector (9 downto 0) := W5300_BASE_ADR + "1000000000" + X"2";
174  constant W5300_S0_IMR      : std_logic_vector (9 downto 0) := W5300_BASE_ADR + "1000000000" + X"4";
175  constant W5300_S0_IR       : std_logic_vector (9 downto 0) := W5300_BASE_ADR + "1000000000" + X"6";
176  constant W5300_S0_SSR      : std_logic_vector (9 downto 0) := W5300_BASE_ADR + "1000000000" + X"8";
177  constant W5300_S0_PORTR    : std_logic_vector (9 downto 0) := W5300_BASE_ADR + "1000000000" + X"A";
178  constant W5300_S0_DPORTR   : std_logic_vector (9 downto 0) := W5300_BASE_ADR + "1000000000" + X"12";
179  constant W5300_S0_DIPR     : std_logic_vector (9 downto 0) := W5300_BASE_ADR + "1000000000" + X"14";
180  constant W5300_S0_TX_WRSR  : std_logic_vector (9 downto 0) := W5300_BASE_ADR + "1000000000" + X"20";
181  constant W5300_S0_TX_FSR   : std_logic_vector (9 downto 0) := W5300_BASE_ADR + "1000000000" + X"24";
182  constant W5300_S0_RX_RSR   : std_logic_vector (9 downto 0) := W5300_BASE_ADR + "1000000000" + X"28";
183  constant W5300_S0_TX_FIFOR : std_logic_vector (9 downto 0) := W5300_BASE_ADR + "1000000000" + X"2E";
184  constant W5300_S0_RX_FIFOR : std_logic_vector (9 downto 0) := W5300_BASE_ADR + "1000000000" + X"30";
185  -- End W5300 registers
186  constant W5300_TX_FIFO_SIZE_8B : integer := 65536; -- Socket TX FIFO-Size in Bytes
187  constant W5300_TX_FIFO_SIZE    : integer := (W5300_TX_FIFO_SIZE_8B / 2); -- Socket TX FIFO-Size in 16 Bit Words
188  constant W5300_LAST_SOCKET     : integer := 0;
189
190  -- Commands
191  constant CMD_START_DELIMITER : std_logic_vector := X"0040"; -- "@"
192  constant CMD_TLED            : std_logic_vector := X"C000"; -- only a test
193  constant CMD_READ            : std_logic_vector := X"0001";
194  constant PAR_READ_SD         : std_logic_vector := X"0001"; -- read static data block
195  constant PAR_READ_DD         : std_logic_vector := X"0002"; -- read dynamic data block
196  -- only for debugging: data_block (0) = ADDR
197  constant PAR_READ_SD_ADDR : std_logic_vector := X"0004"; -- read from address in static data block
198  constant PAR_READ_DD_ADDR : std_logic_vector := X"0008"; -- read from address in dynamic data block
199  constant CMD_WRITE    : std_logic_vector     := X"0002";
200  constant PAR_WRITE_SD : std_logic_vector     := X"0001"; -- write static data block
201  -- only for debugging: data_block (0) = ADDR, data_block (1) = DATA
202  constant PAR_WRITE_SD_ADDR : std_logic_vector := X"0002"; -- write to address in static data ram
203  -- ping all FTUs
204  constant CMD_PING : std_logic_vector := X"0010"; -- ping all FTUs
205  -- turn automatic sending of dd-block and ftu-error-list on or off
206  constant CMD_AUTOSEND : std_logic_vector := X"0020";
207  constant PAR_AUTOSEND_EA : std_logic_vector := X"0001"; -- enable automatic sending
208  constant PAR_AUTOSEND_DA : std_logic_vector := X"0000"; -- disable automatic sending
209
210  -- header length of data packages
211  constant FTM_HEADER_LENGTH : std_logic_vector (7 DOWNTO 0) := X"0B";
212 
213  -- FTU error message
214  constant FTU_ERROR_LENGTH       : std_logic_vector (11 downto 0) := X"01D"; --(number of unsuccessful calls) + (28 * data) = 29
215 
216  -- FTU-list parameters
217  constant FL_BLOCK_SIZE           : std_logic_vector := X"0F9"; -- FTU-list size -- 9 + (40 * 6) = 249
218  constant NO_OF_FTU_LIST_REG      : integer := 6;
219  constant FTU_LIST_RAM_OFFSET     : integer := 16#009#;
220  constant FTU_LIST_RAM_ADDR_WIDTH : integer := 12;
221
222  constant NO_OF_DD_RAM_REG : integer := 12;
223 
224  -- Static data block
225  constant SD_BLOCK_SIZE_GENERAL     : integer := 32;               -- X"20" -- static data block size without FTU data
226  constant SD_FTU_BASE_ADDR          : std_logic_vector := X"020";  -- beginning of FTU data
227  constant STATIC_RAM_CFG_FTU_OFFSET : integer := 16#020#;
228  constant STATIC_RAM_ADDR_WIDTH     : integer := 12;
229  constant SD_FTU_DATA_SIZE          : integer := 10;               -- X"00A" -- size of one FTU data block
230  constant SD_FTU_NUM                : integer := 40;               -- number of FTUs
231  constant SD_FTU_ACTIVE_BASE_ADDR   : std_logic_vector := X"1B0";  -- beginning of active FTU lists
232  constant SD_FTU_ACTIVE_NUM         : integer := 4;                -- number of active FTU lists (cr0 to cr3)
233  constant SD_BLOCK_SIZE             : std_logic_vector (11 downto 0) := X"1B4";  -- total size of static data block
234 
235  -- dynamic data block
236  --constant DD_BLOCK_SIZE         : std_logic_vector (11 downto 0) := X"010"; -- 7 + (40 * 12) = 0x1E7 --total size of dynamic data block
237  constant DD_BLOCK_SIZE          : std_logic_vector (11 downto 0) := X"1E7"; -- 7 + (40 * 12) = 0x1E7 --total size of dynamic data block
238  constant DD_BLOCK_SIZE_GENERAL  : integer := 7; -- dynamic block size without FTU data
239  constant DYNAMIC_RAM_ADDR_WIDTH : integer := 12;
240 
241  -- addresses in static data block
242  constant SD_ADDR_general_settings : std_logic_vector := X"000";
243  constant SD_ADDR_led              : std_logic_vector := X"001";
244  constant SD_ADDR_lp_pt_freq       : std_logic_vector := X"002";
245  constant SD_ADDR_lp_pt_ratio      : std_logic_vector := X"003";
246  constant SD_ADDR_lp1_amplitude    : std_logic_vector := X"004";
247  constant SD_ADDR_lp2_amplitude    : std_logic_vector := X"005";
248  constant SD_ADDR_lp1_delay        : std_logic_vector := X"006";
249  constant SD_ADDR_lp2_delay        : std_logic_vector := X"007";
250  constant SD_ADDR_coin_n_p         : std_logic_vector := X"008";
251  constant SD_ADDR_coin_n_c         : std_logic_vector := X"009";
252  constant SD_ADDR_trigger_delay    : std_logic_vector := X"00A";
253  constant SD_ADDR_timemarker_delay : std_logic_vector := X"00B";
254  constant SD_ADDR_dead_time        : std_logic_vector := X"00C";
255  constant SD_ADDR_cc_R0_HI         : std_logic_vector := X"00D";
256  constant SD_ADDR_cc_R0_LO         : std_logic_vector := X"00E";
257  constant SD_ADDR_cc_R1_HI         : std_logic_vector := X"00F";
258  constant SD_ADDR_cc_R1_LO         : std_logic_vector := X"010";
259  constant SD_ADDR_cc_R8_HI         : std_logic_vector := X"011";
260  constant SD_ADDR_cc_R8_LO         : std_logic_vector := X"012";
261  constant SD_ADDR_cc_R9_HI         : std_logic_vector := X"013";
262  constant SD_ADDR_cc_R9_LO         : std_logic_vector := X"014";
263  constant SD_ADDR_cc_R11_HI        : std_logic_vector := X"015";
264  constant SD_ADDR_cc_R11_LO        : std_logic_vector := X"016";
265  constant SD_ADDR_cc_R13_HI        : std_logic_vector := X"017";
266  constant SD_ADDR_cc_R13_LO        : std_logic_vector := X"018";
267  constant SD_ADDR_cc_R14_HI        : std_logic_vector := X"019";
268  constant SD_ADDR_cc_R14_LO        : std_logic_vector := X"01A";
269  constant SD_ADDR_cc_R15_HI        : std_logic_vector := X"01B";
270  constant SD_ADDR_cc_R15_LO        : std_logic_vector := X"01C";
271  constant SD_ADDR_coin_win_p       : std_logic_vector := X"01D";
272  constant SD_ADDR_coin_win_c       : std_logic_vector := X"01E";
273  constant SD_ADDR_ftu_prescaling_0 : std_logic_vector := X"029";
274  constant SD_ADDR_ftu_active_cr0   : std_logic_vector := X"1B0";
275  constant SD_ADDR_ftu_active_cr1   : std_logic_vector := X"1B1";
276  constant SD_ADDR_ftu_active_cr2   : std_logic_vector := X"1B2";
277  constant SD_ADDR_ftu_active_cr3   : std_logic_vector := X"1B3";
278  constant STATIC_RAM_ACT_FTU_OFFSET : integer := 16#1B0#;
279
280
281  -- arrays for default values
282  type sd_block_default_array_type is array (0 to (SD_BLOCK_SIZE_GENERAL - 1)) of std_logic_vector (15 downto 0);
283  type sd_block_ftu_default_array_type is array (0 to (SD_FTU_DATA_SIZE - 1)) of std_logic_vector (15 downto 0);
284  type sd_block_default_ftu_active_list_type is array (0 to (SD_FTU_ACTIVE_NUM - 1)) of std_logic_vector (15 downto 0);
285 
286  -- general default values
287  -- !!! to be defined !!!
288  constant sd_block_default_array : sd_block_default_array_type := (
289      X"0080", -- SD_ADDR_general_settings  -- general settings
290      --X"0010", -- SD_ADDR_general_settings  -- general settings
291      X"0000", -- SD_ADDR_led               -- on-board status LEDs
292      X"03FF", -- SD_ADDR_lp_pt_freq        -- light pulser and pedestal trigger frequency
293      --X"0001", -- SD_ADDR_lp_pt_freq        -- light pulser and pedestal trigger frequency
294      --X"0001", -- SD_ADDR_lp_pt_ratio...    -- ratio between LP1, LP2 and pedestal triggers
295      X"0001", -- SD_ADDR_lp_pt_ratio...    -- ratio between LP1, LP2 and pedestal triggers
296      X"0004", -- SD_ADDR_lp1_amplitude     -- light pulser 1 amplitude
297      X"0005", -- SD_ADDR_lp2_amplitude     -- light pulser 2 amplitude
298      X"0006", -- SD_ADDR_lp1_delay         -- light pulser 1 delay
299      X"0007", -- SD_ADDR_lp2_delay         -- light pulser 2 delay
300      X"0001", -- SD_ADDR_coin_n_p          -- majority coincidence n (for physics)
301      X"001E", -- SD_ADDR_coin_n_c          -- majority coincidence n (for calibration)
302      X"0000", -- SD_ADDR_trigger_delay     -- trigger delay
303      X"0000", -- SD_ADDR_timemarker_delay  -- timemarker delay
304      X"0017", -- SD_ADDR_dead_time         -- dead time, 8ns + 4x23ns = 100ns
305      --X"0000", -- SD_ADDR_dead_time         -- dead time, 8ns + 4x25ns = 108ns
306      X"0003", -- SD_ADDR_cc_R0_HI          -- clock conditioner R0 bits 31...16
307      X"8000", -- SD_ADDR_cc_R0_LO          -- clock conditioner R0 bits 15...0
308      X"0001", -- SD_ADDR_cc_R1_HI          -- clock conditioner R1 bits 31...16
309      X"0101", -- SD_ADDR_cc_R1_LO          -- clock conditioner R1 bits 15...0
310      X"1000", -- SD_ADDR_cc_R8_HI          -- clock conditioner R8 bits 31...16
311      X"0908", -- SD_ADDR_cc_R8_LO          -- clock conditioner R8 bits 15...0
312      X"A003", -- SD_ADDR_cc_R9_HI          -- clock conditioner R9 bits 31...16
313      X"2A09", -- SD_ADDR_cc_R9_LO          -- clock conditioner R9 bits 15...0
314      X"0082", -- SD_ADDR_cc_R11_HI         -- clock conditioner R11 bits 31...16
315      X"000B", -- SD_ADDR_cc_R11_LO         -- clock conditioner R11 bits 15...0
316      X"020A", -- SD_ADDR_cc_R13_HI         -- clock conditioner R13 bits 31...16
317      X"000D", -- SD_ADDR_cc_R13_LO         -- clock conditioner R13 bits 15...0
318      X"0830", -- SD_ADDR_cc_R14_HI         -- clock conditioner R14 bits 31...16
319      X"280E", -- SD_ADDR_cc_R14_LO         -- clock conditioner R14 bits 15...0
320      X"1400", -- SD_ADDR_cc_R15_HI         -- clock conditioner R15 bits 31...16
321      X"FA0F", -- SD_ADDR_cc_R15_LO         -- clock conditioner R15 bits 15...0
322      X"0001", -- SD_ADDR_coin_win_p        -- majority coincidence window (for physics), 8ns + 4x1ns = 12ns
323      X"0001", -- SD_ADDR_coin_win_c        -- majority coincidence window (for calibration), 8ns + 4x1ns = 12ns
324      X"001F"  --                           -- Spare
325  );
326
327  -- default values for all FTUs
328  constant sd_block_ftu_default_array : sd_block_ftu_default_array_type := (
329      X"01FF", -- enables patch 0 board x crate y
330      X"01FF", -- enables patch 1 board x crate y
331      X"01FF", -- enables patch 2 board x crate y
332      X"01FF", -- enables patch 3 board x crate y
333      X"01F4", -- DAC_A board x crate y
334      X"01F4", -- DAC_B board x crate y
335      X"01F4", -- DAC_C board x crate y
336      X"01F4", -- DAC_D board x crate y
337      X"0010", -- DAC_H board x crate y
338      X"0001"  -- Prescaling board x crate y
339  );
340
341  --default values for active FTU lists
342  constant sd_block_default_ftu_active_list : sd_block_default_ftu_active_list_type := (
343    X"0001",
344    X"0000",
345    X"0000",
346    X"0000"
347  );
348
349  -- Light pulser interface
350  constant low_PLC : integer := 16;   -- minimal pulse duration in units of 4 ns
351  constant width_PLC : integer := 6;  -- counter width pulse duration
352
353  -- Timing counter
354  --  constant tc_width : integer := 48;    -- width (number of bits) of timing counter
355  --  constant zero : unsigned (tc_width - 1 downto 0) := (others => '0'); 
356
357  --======================================================================================
358  -- Constants for calibration and pedestal triggers generation
359  --======================================================================================
360  constant LOW_SPEED_CLOCK_FREQ   : real          := 50000000.0;
361  constant LOW_SPEED_CLOCK_PERIOD : real          := 1.0/LOW_SPEED_CLOCK_FREQ;
362  constant MS_PERIOD              : real          := 0.001;
363  constant MAX_MS_COUNTER_WIDTH   : integer       := integer(ceil(log2(real(MS_PERIOD/LOW_SPEED_CLOCK_PERIOD))));
364  constant MAX_MS_COUNTER_VAL     : integer       := integer(MS_PERIOD/LOW_SPEED_CLOCK_PERIOD);
365  --======================================================================================
366 
367  --======================================================================================
368  -- Constants for trigger and TIM signals width (8ns+value*4ns)
369  --======================================================================================
370  constant TRIG_SIGNAL_PULSE_WIDTH        : integer range 0 to 15 := 10;
371  constant TIM_SIGNAL_PULSE_WIDTH         : integer range 0 to 15 := 0;
372  --======================================================================================
373 
374end ftm_constants;
Note: See TracBrowser for help on using the repository browser.