Changeset 10988 for firmware


Ignore:
Timestamp:
Jun 10, 2011, 4:59:58 PM (8 years ago)
Author:
neise
Message:
 
Location:
firmware/FAD/FACT_FAD_20MHz_VAR_PS/FACT_FAD_lib
Files:
1 added
6 edited

Legend:

Unmodified
Added
Removed
  • firmware/FAD/FACT_FAD_20MHz_VAR_PS/FACT_FAD_lib

    • Property svn:ignore
      •  

        old new  
        44*.sig
        55iMPACT
        6 ise
        76work
  • firmware/FAD/FACT_FAD_20MHz_VAR_PS/FACT_FAD_lib/hds/@f@a@d_@board/struct.bd

    r10958 r10988  
    7575uid 19500,0
    7676)
     77(Instance
     78name "I4"
     79duLibraryName "moduleware"
     80duName "assignment"
     81elements [
     82]
     83mwi 1
     84uid 20188,0
     85)
    7786]
    7887embeddedInstances [
     
    151160(vvPair
    152161variable "date"
    153 value "09.06.2011"
     162value "10.06.2011"
    154163)
    155164(vvPair
    156165variable "day"
    157 value "Do"
     166value "Fr"
    158167)
    159168(vvPair
    160169variable "day_long"
    161 value "Donnerstag"
     170value "Freitag"
    162171)
    163172(vvPair
    164173variable "dd"
    165 value "09"
     174value "10"
    166175)
    167176(vvPair
     
    299308(vvPair
    300309variable "time"
    301 value "16:56:32"
     310value "10:56:46"
    302311)
    303312(vvPair
     
    852861)
    853862xt "39000,52800,70500,53600"
    854 st "SIGNAL board_id              : std_logic_vector(3 downto 0)"
     863st "SIGNAL board_id              : std_logic_vector(3 downto 0)
     864"
    855865)
    856866)
     
    870880)
    871881xt "39000,54400,70500,55200"
    872 st "SIGNAL crate_id              : std_logic_vector(1 downto 0)"
     882st "SIGNAL crate_id              : std_logic_vector(1 downto 0)
     883"
    873884)
    874885)
     
    11931204)
    11941205xt "39000,50400,66000,51200"
    1195 st "SIGNAL adc_data_array        : adc_data_array_type"
     1206st "SIGNAL adc_data_array        : adc_data_array_type
     1207"
    11961208)
    11971209)
     
    12111223)
    12121224xt "39000,35000,71500,35800"
    1213 st "RSRLOAD               : std_logic                      := '0'"
     1225st "RSRLOAD               : std_logic                      := '0'
     1226"
    12141227)
    12151228)
     
    12731286)
    12741287xt "39000,20600,57000,21400"
    1275 st "DAC_CS                : std_logic"
     1288st "DAC_CS                : std_logic
     1289"
    12761290)
    12771291)
     
    13371351)
    13381352xt "39000,16600,57000,17400"
    1339 st "X_50M                 : STD_LOGIC"
     1353st "X_50M                 : STD_LOGIC
     1354"
    13401355)
    13411356)
     
    13541369)
    13551370xt "39000,15000,57000,15800"
    1356 st "TRG                   : STD_LOGIC"
     1371st "TRG                   : STD_LOGIC
     1372"
    13571373)
    13581374)
     
    14651481)
    14661482xt "39000,19800,67000,20600"
    1467 st "A_CLK                 : std_logic_vector(3 downto 0)"
     1483st "A_CLK                 : std_logic_vector(3 downto 0)
     1484"
    14681485)
    14691486)
     
    15291546)
    15301547xt "39000,28600,57000,29400"
    1531 st "OE_ADC                : STD_LOGIC"
     1548st "OE_ADC                : STD_LOGIC
     1549"
    15321550)
    15331551)
     
    15921610)
    15931611xt "39000,7000,67000,7800"
    1594 st "A_OTR                 : std_logic_vector(3 DOWNTO 0)"
     1612st "A_OTR                 : std_logic_vector(3 DOWNTO 0)
     1613"
    15951614)
    15961615)
     
    18781897)
    18791898xt "39000,3800,67500,4600"
    1880 st "A0_D                  : std_logic_vector(11 DOWNTO 0)"
     1899st "A0_D                  : std_logic_vector(11 DOWNTO 0)
     1900"
    18811901)
    18821902)
     
    18961916)
    18971917xt "39000,4600,67500,5400"
    1898 st "A1_D                  : std_logic_vector(11 DOWNTO 0)"
     1918st "A1_D                  : std_logic_vector(11 DOWNTO 0)
     1919"
    18991920)
    19001921)
     
    19141935)
    19151936xt "39000,5400,67500,6200"
    1916 st "A2_D                  : std_logic_vector(11 DOWNTO 0)"
     1937st "A2_D                  : std_logic_vector(11 DOWNTO 0)
     1938"
    19171939)
    19181940)
     
    19321954)
    19331955xt "39000,6200,67500,7000"
    1934 st "A3_D                  : std_logic_vector(11 DOWNTO 0)"
     1956st "A3_D                  : std_logic_vector(11 DOWNTO 0)
     1957"
    19351958)
    19361959)
     
    21292152)
    21302153xt "39000,7800,57000,8600"
    2131 st "D0_SROUT              : std_logic"
     2154st "D0_SROUT              : std_logic
     2155"
    21322156)
    21332157)
     
    21462170)
    21472171xt "39000,8600,57000,9400"
    2148 st "D1_SROUT              : std_logic"
     2172st "D1_SROUT              : std_logic
     2173"
    21492174)
    21502175)
     
    21632188)
    21642189xt "39000,9400,57000,10200"
    2165 st "D2_SROUT              : std_logic"
     2190st "D2_SROUT              : std_logic
     2191"
    21662192)
    21672193)
     
    21802206)
    21812207xt "39000,10200,57000,11000"
    2182 st "D3_SROUT              : std_logic"
     2208st "D3_SROUT              : std_logic
     2209"
    21832210)
    21842211)
     
    22442271)
    22452272xt "39000,23800,77500,24600"
    2246 st "D_A                   : std_logic_vector(3 DOWNTO 0)   := (others => '0')"
     2273st "D_A                   : std_logic_vector(3 DOWNTO 0)   := (others => '0')
     2274"
    22472275)
    22482276)
     
    23072335)
    23082336xt "39000,23000,71500,23800"
    2309 st "DWRITE                : std_logic                      := '0'"
     2337st "DWRITE                : std_logic                      := '0'
     2338"
    23102339)
    23112340)
     
    24122441)
    24132442xt "39000,36600,57000,37400"
    2414 st "S_CLK                 : std_logic"
     2443st "S_CLK                 : std_logic
     2444"
    24152445)
    24162446)
     
    24302460)
    24312461xt "39000,39000,67000,39800"
    2432 st "W_A                   : std_logic_vector(9 DOWNTO 0)"
     2462st "W_A                   : std_logic_vector(9 DOWNTO 0)
     2463"
    24332464)
    24342465)
     
    24482479)
    24492480xt "39000,44600,67500,45400"
    2450 st "W_D                   : std_logic_vector(15 DOWNTO 0)"
     2481st "W_D                   : std_logic_vector(15 DOWNTO 0)
     2482"
    24512483)
    24522484)
     
    24662498)
    24672499xt "39000,41400,71500,42200"
    2468 st "W_RES                 : std_logic                      := '1'"
     2500st "W_RES                 : std_logic                      := '1'
     2501"
    24692502)
    24702503)
     
    24842517)
    24852518xt "39000,40600,71500,41400"
    2486 st "W_RD                  : std_logic                      := '1'"
     2519st "W_RD                  : std_logic                      := '1'
     2520"
    24872521)
    24882522)
     
    25022536)
    25032537xt "39000,43000,71500,43800"
    2504 st "W_WR                  : std_logic                      := '1'"
     2538st "W_WR                  : std_logic                      := '1'
     2539"
    25052540)
    25062541)
     
    25192554)
    25202555xt "39000,15800,57000,16600"
    2521 st "W_INT                 : std_logic"
     2556st "W_INT                 : std_logic
     2557"
    25222558)
    25232559)
     
    25372573)
    25382574xt "39000,39800,71500,40600"
    2539 st "W_CS                  : std_logic                      := '1'"
     2575st "W_CS                  : std_logic                      := '1'
     2576"
    25402577)
    25412578)
     
    25972634)
    25982635xt "39000,27800,71500,28600"
    2599 st "MOSI                  : std_logic                      := '0'"
     2636st "MOSI                  : std_logic                      := '0'
     2637"
    26002638)
    26012639)
     
    26602698)
    26612699xt "39000,43800,57000,44600"
    2662 st "MISO                  : std_logic"
     2700st "MISO                  : std_logic
     2701"
    26632702)
    26642703)
     
    29412980)
    29422981xt "39000,31800,57000,32600"
    2943 st "RS485_C_RE            : std_logic"
     2982st "RS485_C_RE            : std_logic
     2983"
    29442984)
    29452985)
     
    29582998)
    29592999xt "39000,30200,57000,31000"
    2960 st "RS485_C_DE            : std_logic"
     3000st "RS485_C_DE            : std_logic
     3001"
    29613002)
    29623003)
     
    29753016)
    29763017xt "39000,34200,57000,35000"
    2977 st "RS485_E_RE            : std_logic"
     3018st "RS485_E_RE            : std_logic
     3019"
    29783020)
    29793021)
     
    29923034)
    29933035xt "39000,32600,57000,33400"
    2994 st "RS485_E_DE            : std_logic"
     3036st "RS485_E_DE            : std_logic
     3037"
    29953038)
    29963039)
     
    30103053)
    30113054xt "39000,21400,71500,22200"
    3012 st "DENABLE               : std_logic                      := '0'"
     3055st "DENABLE               : std_logic                      := '0'
     3056"
    30133057)
    30143058)
     
    30273071)
    30283072xt "39000,26200,57000,27000"
    3029 st "EE_CS                 : std_logic"
     3073st "EE_CS                 : std_logic
     3074"
    30303075)
    30313076)
     
    30903135)
    30913136xt "39000,24600,77500,25400"
    3092 st "D_T                   : std_logic_vector(7 DOWNTO 0)   := (OTHERS => '0')"
     3137st "D_T                   : std_logic_vector(7 DOWNTO 0)   := (OTHERS => '0')
     3138"
    30933139)
    30943140)
     
    31533199)
    31543200xt "39000,25400,77500,26200"
    3155 st "D_T2                  : std_logic_vector(1 DOWNTO 0)   := (others => '0')"
     3201st "D_T2                  : std_logic_vector(1 DOWNTO 0)   := (others => '0')
     3202"
    31563203)
    31573204)
     
    32163263)
    32173264xt "39000,18200,77500,19000"
    3218 st "A1_T                  : std_logic_vector(7 DOWNTO 0)   := (OTHERS => '0')"
     3265st "A1_T                  : std_logic_vector(7 DOWNTO 0)   := (OTHERS => '0')
     3266"
    32193267)
    32203268)
     
    32333281)
    32343282xt "39000,47200,61000,48000"
    3235 st "SIGNAL CLK_50                : std_logic"
     3283st "SIGNAL CLK_50                : std_logic
     3284"
    32363285)
    32373286)
     
    32963345)
    32973346xt "39000,17400,77500,18200"
    3298 st "A0_T                  : std_logic_vector(7 DOWNTO 0)   := (others => '0')"
     3347st "A0_T                  : std_logic_vector(7 DOWNTO 0)   := (others => '0')
     3348"
    32993349)
    33003350)
     
    34943544)
    34953545xt "39000,31000,57000,31800"
    3496 st "RS485_C_DO            : std_logic"
     3546st "RS485_C_DO            : std_logic
     3547"
    34973548)
    34983549)
     
    35553606)
    35563607xt "39000,14200,57000,15000"
    3557 st "RS485_E_DI            : std_logic"
     3608st "RS485_E_DI            : std_logic
     3609"
    35583610)
    35593611)
     
    35723624)
    35733625xt "39000,33400,57000,34200"
    3574 st "RS485_E_DO            : std_logic"
     3626st "RS485_E_DO            : std_logic
     3627"
    35753628)
    35763629)
     
    36343687)
    36353688xt "39000,35800,71500,36600"
    3636 st "SRIN                  : std_logic                      := '0'"
     3689st "SRIN                  : std_logic                      := '0'
     3690"
    36373691)
    36383692)
     
    37833837)
    37843838xt "39000,19000,57000,19800"
    3785 st "AMBER_LED             : std_logic"
     3839st "AMBER_LED             : std_logic
     3840"
    37863841)
    37873842)
     
    38003855)
    38013856xt "39000,27000,57000,27800"
    3802 st "GREEN_LED             : std_logic"
     3857st "GREEN_LED             : std_logic
     3858"
    38033859)
    38043860)
     
    38173873)
    38183874xt "39000,29400,57000,30200"
    3819 st "RED_LED               : std_logic"
     3875st "RED_LED               : std_logic
     3876"
    38203877)
    38213878)
     
    38803937)
    38813938xt "39000,12600,68000,13400"
    3882 st "LINE                  : std_logic_vector( 5 DOWNTO 0 )"
     3939st "LINE                  : std_logic_vector( 5 DOWNTO 0 )
     3940"
    38833941)
    38843942)
     
    39424000)
    39434001xt "39000,13400,57000,14200"
    3944 st "REFCLK                : std_logic"
     4002st "REFCLK                : std_logic
     4003"
    39454004)
    39464005)
     
    40054064)
    40064065xt "39000,11800,67000,12600"
    4007 st "D_T_in                : std_logic_vector(1 DOWNTO 0)"
     4066st "D_T_in                : std_logic_vector(1 DOWNTO 0)
     4067"
    40084068)
    40094069)
     
    40254085)
    40264086xt "39000,57600,81000,58400"
    4027 st "SIGNAL led                   : std_logic_vector(7 DOWNTO 0)   := (OTHERS => '0')"
     4087st "SIGNAL led                   : std_logic_vector(7 DOWNTO 0)   := (OTHERS => '0')
     4088"
    40284089)
    40294090)
     
    41324193)
    41334194xt "39000,11000,67000,11800"
    4134 st "D_PLLLCK              : std_logic_vector(3 DOWNTO 0)"
     4195st "D_PLLLCK              : std_logic_vector(3 DOWNTO 0)
     4196"
    41354197)
    41364198)
     
    41944256)
    41954257xt "39000,37400,67000,38200"
    4196 st "TCS                   : std_logic_vector(3 DOWNTO 0)"
     4258st "TCS                   : std_logic_vector(3 DOWNTO 0)
     4259"
    41974260)
    41984261)
     
    42584321)
    42594322xt "39000,22200,77500,23000"
    4260 st "DSRCLK                : std_logic_vector(3 DOWNTO 0)   := (others => '0')"
     4323st "DSRCLK                : std_logic_vector(3 DOWNTO 0)   := (others => '0')
     4324"
    42614325)
    42624326)
     
    42764340)
    42774341xt "39000,49600,75000,50400"
    4278 st "SIGNAL SRCLK                 : std_logic                      := '0'"
     4342st "SIGNAL SRCLK                 : std_logic                      := '0'
     4343"
    42794344)
    42804345)
     
    43814446)
    43824447xt "39000,51200,75000,52000"
    4383 st "SIGNAL alarm_refclk_too_high : std_logic                      := '0'"
     4448st "SIGNAL alarm_refclk_too_high : std_logic                      := '0'
     4449"
    43844450)
    43854451)
     
    43994465)
    44004466xt "39000,52000,75000,52800"
    4401 st "SIGNAL alarm_refclk_too_low  : std_logic                      := '0'"
     4467st "SIGNAL alarm_refclk_too_low  : std_logic                      := '0'
     4468"
    44024469)
    44034470)
     
    44184485)
    44194486xt "39000,53600,81000,54400"
    4420 st "SIGNAL counter_result        : std_logic_vector(11 downto 0)  := (others => '0')"
     4487st "SIGNAL counter_result        : std_logic_vector(11 downto 0)  := (others => '0')
     4488"
    44214489)
    44224490)
     
    64526520)
    64536521xt "39000,46400,61000,47200"
    6454 st "SIGNAL ADC_CLK               : std_logic"
     6522st "SIGNAL ADC_CLK               : std_logic
     6523"
    64556524)
    64566525)
     
    64686537sl 0
    64696538ro 270
    6470 xt "87500,143625,89000,144375"
     6539xt "112500,143625,114000,144375"
    64716540)
    64726541(Line
     
    64746543sl 0
    64756544ro 270
    6476 xt "87000,144000,87500,144000"
    6477 pts [
    6478 "87000,144000"
    6479 "87500,144000"
     6545xt "112000,144000,112500,144000"
     6546pts [
     6547"112000,144000"
     6548"112500,144000"
    64806549]
    64816550)
     
    64926561va (VaSet
    64936562)
    6494 xt "90000,143500,92900,144500"
     6563xt "115000,143500,117900,144500"
    64956564st "TRG_V"
    6496 blo "90000,144300"
     6565blo "115000,144300"
    64976566tm "WireNameMgr"
    64986567)
     
    65156584)
    65166585xt "39000,38200,71500,39000"
    6517 st "TRG_V                 : std_logic                      := '0'"
     6586st "TRG_V                 : std_logic                      := '0'
     6587"
    65186588)
    65196589)
     
    65346604font "Courier New,8,0"
    65356605)
    6536 xt "39000,62400,96000,63200"
    6537 st "SIGNAL w5300_state           : std_logic_vector(7 DOWNTO 0) -- state is encoded here ... useful for debugging."
     6606xt "39000,63200,96000,64000"
     6607st "SIGNAL w5300_state           : std_logic_vector(7 DOWNTO 0) -- state is encoded here ... useful for debugging.
     6608"
    65386609)
    65396610)
     
    65526623)
    65536624xt "39000,56000,61000,56800"
    6554 st "SIGNAL debug_data_ram_empty  : std_logic"
     6625st "SIGNAL debug_data_ram_empty  : std_logic
     6626"
    65556627)
    65566628)
     
    65696641)
    65706642xt "39000,56800,61000,57600"
    6571 st "SIGNAL debug_data_valid      : std_logic"
     6643st "SIGNAL debug_data_valid      : std_logic
     6644"
    65726645)
    65736646)
     
    65906663)
    65916664xt "39000,58400,96000,59200"
    6592 st "SIGNAL mem_manager_state     : std_logic_vector(3 DOWNTO 0) -- state is encoded here ... useful for debugging."
     6665st "SIGNAL mem_manager_state     : std_logic_vector(3 DOWNTO 0) -- state is encoded here ... useful for debugging.
     6666"
    65936667)
    65946668)
     
    66116685xt "39000,48000,70500,49600"
    66126686st "-- for debugging
    6613 SIGNAL DG_state              : std_logic_vector(7 downto 0)"
     6687SIGNAL DG_state              : std_logic_vector(7 downto 0)
     6688"
    66146689)
    66156690)
     
    66316706)
    66326707xt "39000,61600,86000,62400"
    6633 st "SIGNAL socket_tx_free_out    : std_logic_vector(16 DOWNTO 0) -- 17bit value .. that's true"
     6708st "SIGNAL socket_tx_free_out    : std_logic_vector(16 DOWNTO 0) -- 17bit value .. that's true
     6709"
    66346710)
    66356711)
     
    66946770)
    66956771xt "39000,42200,77500,43000"
    6696 st "W_T                   : std_logic_vector( 3 DOWNTO 0 ) := (others => '0')"
     6772st "W_T                   : std_logic_vector( 3 DOWNTO 0 ) := (others => '0')
     6773"
    66976774)
    66986775)
     
    79778054)
    79788055xt "39000,55200,61000,56000"
    7979 st "SIGNAL dac_cs1               : std_logic"
     8056st "SIGNAL dac_cs1               : std_logic
     8057"
    79808058)
    79818059)
     
    79958073)
    79968074xt "39000,60800,70500,61600"
    7997 st "SIGNAL sensor_cs             : std_logic_vector(3 DOWNTO 0)"
     8075st "SIGNAL sensor_cs             : std_logic_vector(3 DOWNTO 0)
     8076"
    79988077)
    79998078)
     
    80128091)
    80138092xt "39000,60000,61000,60800"
    8014 st "SIGNAL sclk                  : std_logic"
     8093st "SIGNAL sclk                  : std_logic
     8094"
    80158095)
    80168096)
     
    80298109)
    80308110xt "39000,59200,61000,60000"
    8031 st "SIGNAL mosi1                 : std_logic"
    8032 )
    8033 )
    8034 *265 (Wire
     8111st "SIGNAL mosi1                 : std_logic
     8112"
     8113)
     8114)
     8115*265 (MWC
     8116uid 20188,0
     8117optionalChildren [
     8118*266 (CptPort
     8119uid 20197,0
     8120optionalChildren [
     8121*267 (Line
     8122uid 20202,0
     8123layer 5
     8124sl 0
     8125va (VaSet
     8126vasetType 3
     8127)
     8128xt "105000,137000,105000,137000"
     8129pts [
     8130"105000,137000"
     8131"105000,137000"
     8132]
     8133)
     8134]
     8135ps "OnEdgeStrategy"
     8136shape (Triangle
     8137uid 20198,0
     8138ro 90
     8139va (VaSet
     8140vasetType 1
     8141isHidden 1
     8142fg "0,65535,65535"
     8143)
     8144xt "104250,136625,105000,137375"
     8145)
     8146tg (CPTG
     8147uid 20199,0
     8148ps "CptPortTextPlaceStrategy"
     8149stg "VerticalLayoutStrategy"
     8150f (Text
     8151uid 20200,0
     8152sl 0
     8153va (VaSet
     8154isHidden 1
     8155font "arial,8,0"
     8156)
     8157xt "498200,98500,499000,99500"
     8158st "s"
     8159blo "498200,99300"
     8160)
     8161s (Text
     8162uid 20201,0
     8163sl 0
     8164va (VaSet
     8165font "arial,8,0"
     8166)
     8167xt "498200,99500,498200,99500"
     8168blo "498200,99500"
     8169)
     8170)
     8171thePort (LogicalPort
     8172decl (Decl
     8173n "s"
     8174t "std_logic"
     8175o 73
     8176i "'1'"
     8177)
     8178)
     8179)
     8180*268 (CptPort
     8181uid 20203,0
     8182optionalChildren [
     8183*269 (Line
     8184uid 20208,0
     8185layer 5
     8186sl 0
     8187va (VaSet
     8188vasetType 3
     8189)
     8190xt "108000,137000,108000,137000"
     8191pts [
     8192"108000,137000"
     8193"108000,137000"
     8194]
     8195)
     8196]
     8197ps "OnEdgeStrategy"
     8198shape (Triangle
     8199uid 20204,0
     8200ro 90
     8201va (VaSet
     8202vasetType 1
     8203isHidden 1
     8204fg "0,65535,65535"
     8205)
     8206xt "108000,136625,108750,137375"
     8207)
     8208tg (CPTG
     8209uid 20205,0
     8210ps "CptPortTextPlaceStrategy"
     8211stg "RightVerticalLayoutStrategy"
     8212f (Text
     8213uid 20206,0
     8214sl 0
     8215va (VaSet
     8216isHidden 1
     8217font "arial,8,0"
     8218)
     8219xt "496000,96500,496600,97500"
     8220st "t"
     8221ju 2
     8222blo "496600,97300"
     8223)
     8224s (Text
     8225uid 20207,0
     8226sl 0
     8227va (VaSet
     8228font "arial,8,0"
     8229)
     8230xt "496600,97500,496600,97500"
     8231ju 2
     8232blo "496600,97500"
     8233)
     8234)
     8235thePort (LogicalPort
     8236lang 2
     8237m 1
     8238decl (Decl
     8239n "t"
     8240t "std_logic"
     8241o 44
     8242i "'0'"
     8243)
     8244)
     8245)
     8246*270 (CommentGraphic
     8247uid 20209,0
     8248shape (PolyLine2D
     8249pts [
     8250"105000,137000"
     8251"106000,136000"
     8252]
     8253uid 20210,0
     8254layer 8
     8255sl 0
     8256va (VaSet
     8257vasetType 1
     8258transparent 1
     8259fg "49152,49152,49152"
     8260lineColor "26368,26368,26368"
     8261lineWidth 2
     8262)
     8263xt "105000,136000,106000,137000"
     8264)
     8265oxt "6000,6000,7000,7000"
     8266)
     8267*271 (CommentGraphic
     8268uid 20211,0
     8269shape (PolyLine2D
     8270pts [
     8271"105000,137000"
     8272"106000,138000"
     8273]
     8274uid 20212,0
     8275layer 8
     8276sl 0
     8277va (VaSet
     8278vasetType 1
     8279transparent 1
     8280fg "49152,49152,49152"
     8281lineColor "26368,26368,26368"
     8282lineWidth 2
     8283)
     8284xt "105000,137000,106000,138000"
     8285)
     8286oxt "6000,7000,7000,8000"
     8287)
     8288*272 (CommentGraphic
     8289uid 20213,0
     8290shape (PolyLine2D
     8291pts [
     8292"105988,137329"
     8293"106988,137329"
     8294]
     8295uid 20214,0
     8296layer 8
     8297sl 0
     8298va (VaSet
     8299vasetType 1
     8300transparent 1
     8301fg "49152,49152,49152"
     8302lineColor "26368,26368,26368"
     8303lineWidth 2
     8304)
     8305xt "105988,137329,106988,137329"
     8306)
     8307oxt "6988,7329,7988,7329"
     8308)
     8309*273 (CommentGraphic
     8310uid 20215,0
     8311shape (PolyLine2D
     8312pts [
     8313"107000,137000"
     8314"108000,137000"
     8315]
     8316uid 20216,0
     8317layer 0
     8318sl 0
     8319va (VaSet
     8320vasetType 1
     8321transparent 1
     8322fg "49152,49152,49152"
     8323)
     8324xt "107000,137000,108000,137000"
     8325)
     8326oxt "8000,7000,9000,7000"
     8327)
     8328*274 (CommentGraphic
     8329uid 20217,0
     8330shape (PolyLine2D
     8331pts [
     8332"105976,136730"
     8333"106976,136730"
     8334]
     8335uid 20218,0
     8336layer 8
     8337sl 0
     8338va (VaSet
     8339vasetType 1
     8340transparent 1
     8341fg "49152,49152,49152"
     8342lineColor "26368,26368,26368"
     8343lineWidth 2
     8344)
     8345xt "105976,136730,106976,136730"
     8346)
     8347oxt "6976,6730,7976,6730"
     8348)
     8349]
     8350shape (Rectangle
     8351uid 20189,0
     8352va (VaSet
     8353vasetType 1
     8354transparent 1
     8355fg "0,65535,0"
     8356lineColor "65535,65535,65535"
     8357lineWidth -1
     8358)
     8359xt "105000,136000,108000,138000"
     8360fos 1
     8361)
     8362showPorts 0
     8363oxt "6000,6000,9000,8000"
     8364ttg (MlTextGroup
     8365uid 20190,0
     8366ps "CenterOffsetStrategy"
     8367stg "VerticalLayoutStrategy"
     8368textVec [
     8369*275 (Text
     8370uid 20191,0
     8371va (VaSet
     8372isHidden 1
     8373font "arial,8,0"
     8374)
     8375xt "105350,137100,110150,138100"
     8376st "moduleware"
     8377blo "105350,137900"
     8378)
     8379*276 (Text
     8380uid 20192,0
     8381va (VaSet
     8382font "arial,8,0"
     8383)
     8384xt "105350,138100,110050,139100"
     8385st "assignment"
     8386blo "105350,138900"
     8387)
     8388*277 (Text
     8389uid 20193,0
     8390va (VaSet
     8391font "arial,8,0"
     8392)
     8393xt "105350,139100,106350,140100"
     8394st "I4"
     8395blo "105350,139900"
     8396tm "InstanceNameMgr"
     8397)
     8398]
     8399)
     8400ga (GenericAssociation
     8401uid 20194,0
     8402ps "EdgeToEdgeStrategy"
     8403matrix (Matrix
     8404uid 20195,0
     8405text (MLText
     8406uid 20196,0
     8407va (VaSet
     8408font "arial,8,0"
     8409)
     8410xt "100000,116400,100000,116400"
     8411)
     8412header ""
     8413)
     8414elements [
     8415]
     8416)
     8417sed 1
     8418awe 1
     8419portVis (PortSigDisplay
     8420disp 1
     8421sN 0
     8422sTC 0
     8423selT 0
     8424)
     8425prms (Property
     8426pclass "params"
     8427pname "params"
     8428ptn "String"
     8429)
     8430visOptions (mwParamsVisibilityOptions
     8431)
     8432)
     8433*278 (Net
     8434uid 20219,0
     8435decl (Decl
     8436n "trigger_veto"
     8437t "std_logic"
     8438o 73
     8439suid 249,0
     8440i "'1'"
     8441)
     8442declText (MLText
     8443uid 20220,0
     8444va (VaSet
     8445font "Courier New,8,0"
     8446)
     8447xt "39000,62400,75000,63200"
     8448st "SIGNAL trigger_veto          : std_logic                      := '1'
     8449"
     8450)
     8451)
     8452*279 (Wire
    80358453uid 245,0
    80368454shape (OrthoPolyLine
     
    80708488on &32
    80718489)
    8072 *266 (Wire
     8490*280 (Wire
    80738491uid 277,0
    80748492shape (OrthoPolyLine
     
    81088526on &18
    81098527)
    8110 *267 (Wire
     8528*281 (Wire
    81118529uid 285,0
    81128530shape (OrthoPolyLine
     
    81468564on &19
    81478565)
    8148 *268 (Wire
     8566*282 (Wire
    81498567uid 362,0
    81508568shape (OrthoPolyLine
     
    81848602on &40
    81858603)
    8186 *269 (Wire
     8604*283 (Wire
    81878605uid 418,0
    81888606shape (OrthoPolyLine
     
    82228640on &72
    82238641)
    8224 *270 (Wire
     8642*284 (Wire
    82258643uid 426,0
    82268644shape (OrthoPolyLine
     
    82628680on &70
    82638681)
    8264 *271 (Wire
     8682*285 (Wire
    82658683uid 434,0
    82668684shape (OrthoPolyLine
     
    83008718on &76
    83018719)
    8302 *272 (Wire
     8720*286 (Wire
    83038721uid 442,0
    83048722shape (OrthoPolyLine
     
    83408758on &71
    83418759)
    8342 *273 (Wire
     8760*287 (Wire
    83438761uid 450,0
    83448762shape (OrthoPolyLine
     
    83788796on &75
    83798797)
    8380 *274 (Wire
     8798*288 (Wire
    83818799uid 458,0
    83828800shape (OrthoPolyLine
     
    84168834on &73
    84178835)
    8418 *275 (Wire
     8836*289 (Wire
    84198837uid 466,0
    84208838shape (OrthoPolyLine
     
    84548872on &74
    84558873)
    8456 *276 (Wire
     8874*290 (Wire
    84578875uid 1467,0
    84588876shape (OrthoPolyLine
     
    84918909on &27
    84928910)
    8493 *277 (Wire
     8911*291 (Wire
    84948912uid 1730,0
    84958913shape (OrthoPolyLine
     
    85318949on &42
    85328950)
    8533 *278 (Wire
     8951*292 (Wire
    85348952uid 1833,0
    85358953shape (OrthoPolyLine
     
    85718989on &64
    85728990)
    8573 *279 (Wire
     8991*293 (Wire
    85748992uid 1841,0
    85758993shape (OrthoPolyLine
     
    86099027on &66
    86109028)
    8611 *280 (Wire
     9029*294 (Wire
    86129030uid 1865,0
    86139031shape (OrthoPolyLine
     
    86479065on &59
    86489066)
    8649 *281 (Wire
     9067*295 (Wire
    86509068uid 1873,0
    86519069shape (OrthoPolyLine
     
    86859103on &60
    86869104)
    8687 *282 (Wire
     9105*296 (Wire
    86889106uid 1881,0
    86899107shape (OrthoPolyLine
     
    87239141on &61
    87249142)
    8725 *283 (Wire
     9143*297 (Wire
    87269144uid 1889,0
    87279145shape (OrthoPolyLine
     
    87619179on &62
    87629180)
    8763 *284 (Wire
     9181*298 (Wire
    87649182uid 2409,0
    87659183shape (OrthoPolyLine
     
    87999217on &28
    88009218)
    8801 *285 (Wire
     9219*299 (Wire
    88029220uid 3009,0
    88039221shape (OrthoPolyLine
     
    88379255on &69
    88389256)
    8839 *286 (Wire
     9257*300 (Wire
    88409258uid 3015,0
    88419259shape (OrthoPolyLine
     
    88759293on &80
    88769294)
    8877 *287 (Wire
     9295*301 (Wire
    88789296uid 3027,0
    88799297shape (OrthoPolyLine
     
    89149332on &30
    89159333)
    8916 *288 (Wire
     9334*302 (Wire
    89179335uid 3218,0
    89189336shape (OrthoPolyLine
     
    89529370on &33
    89539371)
    8954 *289 (Wire
     9372*303 (Wire
    89559373uid 3260,0
    89569374shape (OrthoPolyLine
     
    89929410on &38
    89939411)
    8994 *290 (Wire
     9412*304 (Wire
    89959413uid 3318,0
    89969414shape (OrthoPolyLine
     
    90329450on &51
    90339451)
    9034 *291 (Wire
     9452*305 (Wire
    90359453uid 3352,0
    90369454shape (OrthoPolyLine
     
    90729490on &52
    90739491)
    9074 *292 (Wire
     9492*306 (Wire
    90759493uid 3360,0
    90769494shape (OrthoPolyLine
     
    91129530on &53
    91139531)
    9114 *293 (Wire
     9532*307 (Wire
    91159533uid 3368,0
    91169534shape (OrthoPolyLine
     
    91529570on &54
    91539571)
    9154 *294 (Wire
     9572*308 (Wire
    91559573uid 3682,0
    91569574shape (OrthoPolyLine
     
    91909608on &78
    91919609)
    9192 *295 (Wire
     9610*309 (Wire
    91939611uid 3834,0
    91949612shape (OrthoPolyLine
     
    92289646on &92
    92299647)
    9230 *296 (Wire
     9648*310 (Wire
    92319649uid 4942,0
    92329650shape (OrthoPolyLine
     
    92689686on &94
    92699687)
    9270 *297 (Wire
     9688*311 (Wire
    92719689uid 6431,0
    92729690shape (OrthoPolyLine
     
    93069724on &91
    93079725)
    9308 *298 (Wire
     9726*312 (Wire
    93099727uid 7144,0
    93109728shape (OrthoPolyLine
     
    93459763on &98
    93469764)
    9347 *299 (Wire
     9765*313 (Wire
    93489766uid 9502,0
    93499767shape (OrthoPolyLine
     
    93809798on &99
    93819799)
    9382 *300 (Wire
     9800*314 (Wire
    93839801uid 10302,0
    93849802shape (OrthoPolyLine
     
    94199837on &101
    94209838)
    9421 *301 (Wire
     9839*315 (Wire
    94229840uid 11514,0
    94239841shape (OrthoPolyLine
     
    94579875on &109
    94589876)
    9459 *302 (Wire
     9877*316 (Wire
    94609878uid 11528,0
    94619879shape (OrthoPolyLine
     
    94959913on &110
    94969914)
    9497 *303 (Wire
     9915*317 (Wire
    94989916uid 12320,0
    94999917shape (OrthoPolyLine
     
    95339951on &112
    95349952)
    9535 *304 (Wire
     9953*318 (Wire
    95369954uid 12545,0
    95379955shape (OrthoPolyLine
     
    95709988on &116
    95719989)
    9572 *305 (Wire
     9990*319 (Wire
    95739991uid 12559,0
    95749992shape (OrthoPolyLine
     
    960710025on &117
    960810026)
    9609 *306 (Wire
     10027*320 (Wire
    961010028uid 12573,0
    961110029shape (OrthoPolyLine
     
    964410062on &118
    964510063)
    9646 *307 (Wire
     10064*321 (Wire
    964710065uid 13522,0
    964810066shape (OrthoPolyLine
     
    968210100on &120
    968310101)
    9684 *308 (Wire
     10102*322 (Wire
    968510103uid 13618,0
    968610104shape (OrthoPolyLine
     
    972110139on &96
    972210140)
    9723 *309 (Wire
     10141*323 (Wire
    972410142uid 13634,0
    972510143shape (OrthoPolyLine
     
    975810176on &122
    975910177)
    9760 *310 (Wire
     10178*324 (Wire
    976110179uid 13658,0
    976210180shape (OrthoPolyLine
     
    979610214on &90
    979710215)
    9798 *311 (Wire
     10216*325 (Wire
    979910217uid 14328,0
    980010218shape (OrthoPolyLine
     
    983510253on &124
    983610254)
    9837 *312 (Wire
     10255*326 (Wire
    983810256uid 15175,0
    983910257shape (OrthoPolyLine
     
    987210290on &125
    987310291)
    9874 *313 (Wire
     10292*327 (Wire
    987510293uid 15517,0
    987610294shape (OrthoPolyLine
     
    990910327on &88
    991010328)
    9911 *314 (Wire
     10329*328 (Wire
    991210330uid 15525,0
    991310331shape (OrthoPolyLine
     
    994610364on &107
    994710365)
    9948 *315 (Wire
     10366*329 (Wire
    994910367uid 15533,0
    995010368shape (OrthoPolyLine
     
    998310401on &87
    998410402)
    9985 *316 (Wire
     10403*330 (Wire
    998610404uid 15563,0
    998710405shape (OrthoPolyLine
     
    1002110439on &89
    1002210440)
    10023 *317 (Wire
     10441*331 (Wire
    1002410442uid 15712,0
    1002510443shape (OrthoPolyLine
     
    1006010478on &128
    1006110479)
    10062 *318 (Wire
     10480*332 (Wire
    1006310481uid 15851,0
    1006410482shape (OrthoPolyLine
     
    1010010518on &130
    1010110519)
    10102 *319 (Wire
     10520*333 (Wire
    1010310521uid 16063,0
    1010410522shape (OrthoPolyLine
     
    1013910557on &132
    1014010558)
    10141 *320 (Wire
     10559*334 (Wire
    1014210560uid 16247,0
    1014310561shape (OrthoPolyLine
     
    1017510593on &133
    1017610594)
    10177 *321 (Wire
     10595*335 (Wire
    1017810596uid 16538,0
    1017910597shape (OrthoPolyLine
     
    1021010628on &138
    1021110629)
    10212 *322 (Wire
     10630*336 (Wire
    1021310631uid 16546,0
    1021410632shape (OrthoPolyLine
     
    1024510663on &139
    1024610664)
    10247 *323 (Wire
     10665*337 (Wire
    1024810666uid 16576,0
    1024910667shape (OrthoPolyLine
     
    1028210700on &140
    1028310701)
    10284 *324 (Wire
     10702*338 (Wire
    1028510703uid 17296,0
    1028610704shape (OrthoPolyLine
     
    1031810736on &198
    1031910737)
    10320 *325 (Wire
     10738*339 (Wire
    1032110739uid 17407,0
    1032210740shape (OrthoPolyLine
     
    1032510743vasetType 3
    1032610744)
    10327 xt "80750,144000,87000,144000"
    10328 pts [
    10329 "80750,144000"
    10330 "87000,144000"
    10331 ]
    10332 )
    10333 start &184
     10745xt "108000,137000,112000,144000"
     10746pts [
     10747"108000,137000"
     10748"112000,144000"
     10749]
     10750)
     10751start &268
    1033410752end &199
     10753ss 0
    1033510754sat 32
    1033610755eat 32
     
    1034710766isHidden 1
    1034810767)
    10349 xt "83000,143000,85900,144000"
     10768xt "110000,136000,112900,137000"
    1035010769st "TRG_V"
    10351 blo "83000,143800"
     10770blo "110000,136800"
    1035210771tm "WireNameMgr"
    1035310772)
     
    1035510774on &200
    1035610775)
    10357 *326 (Wire
     10776*340 (Wire
    1035810777uid 17848,0
    1035910778shape (OrthoPolyLine
     
    1039210811on &201
    1039310812)
    10394 *327 (Wire
     10813*341 (Wire
    1039510814uid 17856,0
    1039610815shape (OrthoPolyLine
     
    1042910848on &201
    1043010849)
    10431 *328 (Wire
     10850*342 (Wire
    1043210851uid 18068,0
    1043310852shape (OrthoPolyLine
     
    1046410883on &202
    1046510884)
    10466 *329 (Wire
     10885*343 (Wire
    1046710886uid 18076,0
    1046810887shape (OrthoPolyLine
     
    1049910918on &203
    1050010919)
    10501 *330 (Wire
     10920*344 (Wire
    1050210921uid 18207,0
    1050310922shape (OrthoPolyLine
     
    1053610955on &204
    1053710956)
    10538 *331 (Wire
     10957*345 (Wire
    1053910958uid 18328,0
    1054010959shape (OrthoPolyLine
     
    1057310992on &205
    1057410993)
    10575 *332 (Wire
     10994*346 (Wire
    1057610995uid 18336,0
    1057710996shape (OrthoPolyLine
     
    1060911028on &205
    1061011029)
    10611 *333 (Wire
     11030*347 (Wire
    1061211031uid 18352,0
    1061311032shape (OrthoPolyLine
     
    1064311062on &203
    1064411063)
    10645 *334 (Wire
     11064*348 (Wire
    1064611065uid 18360,0
    1064711066shape (OrthoPolyLine
     
    1067811097on &204
    1067911098)
    10680 *335 (Wire
     11099*349 (Wire
    1068111100uid 18477,0
    1068211101shape (OrthoPolyLine
     
    1071511134on &206
    1071611135)
    10717 *336 (Wire
     11136*350 (Wire
    1071811137uid 18808,0
    1071911138shape (OrthoPolyLine
     
    1075411173on &208
    1075511174)
    10756 *337 (Wire
     11175*351 (Wire
    1075711176uid 18923,0
    1075811177shape (OrthoPolyLine
     
    1078911208on &206
    1079011209)
    10791 *338 (Wire
     11210*352 (Wire
    1079211211uid 19161,0
    1079311212shape (OrthoPolyLine
     
    1082411243on &200
    1082511244)
    10826 *339 (Wire
     11245*353 (Wire
    1082711246uid 19169,0
    1082811247shape (OrthoPolyLine
     
    1085911278on &202
    1086011279)
    10861 *340 (Wire
     11280*354 (Wire
    1086211281uid 19533,0
    1086311282shape (OrthoPolyLine
     
    1089611315on &261
    1089711316)
    10898 *341 (Wire
     11317*355 (Wire
    1089911318uid 19539,0
    1090011319shape (OrthoPolyLine
     
    1093311352on &262
    1093411353)
    10935 *342 (Wire
     11354*356 (Wire
    1093611355uid 19545,0
    1093711356shape (OrthoPolyLine
     
    1097011389on &263
    1097111390)
    10972 *343 (Wire
     11391*357 (Wire
    1097311392uid 19551,0
    1097411393shape (OrthoPolyLine
     
    1100911428on &264
    1101011429)
     11430*358 (Wire
     11431uid 20221,0
     11432shape (OrthoPolyLine
     11433uid 20222,0
     11434va (VaSet
     11435vasetType 3
     11436)
     11437xt "80750,137000,105000,144000"
     11438pts [
     11439"80750,144000"
     11440"105000,144000"
     11441"105000,137000"
     11442]
     11443)
     11444start &184
     11445end &266
     11446sat 32
     11447eat 32
     11448st 0
     11449sf 1
     11450si 0
     11451tg (WTG
     11452uid 20223,0
     11453ps "ConnStartEndStrategy"
     11454stg "STSignalDisplayStrategy"
     11455f (Text
     11456uid 20224,0
     11457va (VaSet
     11458)
     11459xt "82750,143000,88350,144000"
     11460st "trigger_veto"
     11461blo "82750,143800"
     11462tm "WireNameMgr"
     11463)
     11464)
     11465on &278
     11466)
    1101111467]
    1101211468bg "65535,65535,65535"
     
    1102111477color "26368,26368,26368"
    1102211478)
    11023 packageList *344 (PackageList
     11479packageList *359 (PackageList
    1102411480uid 41,0
    1102511481stg "VerticalLayoutStrategy"
    1102611482textVec [
    11027 *345 (Text
     11483*360 (Text
    1102811484uid 42,0
    1102911485va (VaSet
     
    1103411490blo "0,800"
    1103511491)
    11036 *346 (MLText
     11492*361 (MLText
    1103711493uid 43,0
    1103811494va (VaSet
     
    1105511511stg "VerticalLayoutStrategy"
    1105611512textVec [
    11057 *347 (Text
     11513*362 (Text
    1105811514uid 45,0
    1105911515va (VaSet
     
    1106511521blo "20000,800"
    1106611522)
    11067 *348 (Text
     11523*363 (Text
    1106811524uid 46,0
    1106911525va (VaSet
     
    1107511531blo "20000,1800"
    1107611532)
    11077 *349 (MLText
     11533*364 (MLText
    1107811534uid 47,0
    1107911535va (VaSet
     
    1108511541tm "BdCompilerDirectivesTextMgr"
    1108611542)
    11087 *350 (Text
     11543*365 (Text
    1108811544uid 48,0
    1108911545va (VaSet
     
    1109511551blo "20000,4800"
    1109611552)
    11097 *351 (MLText
     11553*366 (MLText
    1109811554uid 49,0
    1109911555va (VaSet
     
    1110311559tm "BdCompilerDirectivesTextMgr"
    1110411560)
    11105 *352 (Text
     11561*367 (Text
    1110611562uid 50,0
    1110711563va (VaSet
     
    1111311569blo "20000,5800"
    1111411570)
    11115 *353 (MLText
     11571*368 (MLText
    1111611572uid 51,0
    1111711573va (VaSet
     
    1112511581)
    1112611582windowSize "0,22,1681,1050"
    11127 viewArea "49100,50668,141206,106486"
    11128 cachedDiagramExtent "-23000,0,477000,153000"
     11583viewArea "12308,102297,104414,159879"
     11584cachedDiagramExtent "-23000,0,499000,153000"
    1112911585pageSetupInfo (PageSetupInfo
    1113011586ptrCmd ""
     
    1113811594hasePageBreakOrigin 1
    1113911595pageBreakOrigin "-73000,0"
    11140 lastUid 20072,0
     11596lastUid 20226,0
    1114111597defaultCommentText (CommentText
    1114211598shape (Rectangle
     
    1120011656stg "VerticalLayoutStrategy"
    1120111657textVec [
    11202 *354 (Text
     11658*369 (Text
    1120311659va (VaSet
    1120411660font "Arial,8,1"
     
    1120911665tm "BdLibraryNameMgr"
    1121011666)
    11211 *355 (Text
     11667*370 (Text
    1121211668va (VaSet
    1121311669font "Arial,8,1"
     
    1121811674tm "BlkNameMgr"
    1121911675)
    11220 *356 (Text
     11676*371 (Text
    1122111677va (VaSet
    1122211678font "Arial,8,1"
     
    1126911725stg "VerticalLayoutStrategy"
    1127011726textVec [
    11271 *357 (Text
     11727*372 (Text
    1127211728va (VaSet
    1127311729font "Arial,8,1"
     
    1127711733blo "550,4300"
    1127811734)
    11279 *358 (Text
     11735*373 (Text
    1128011736va (VaSet
    1128111737font "Arial,8,1"
     
    1128511741blo "550,5300"
    1128611742)
    11287 *359 (Text
     11743*374 (Text
    1128811744va (VaSet
    1128911745font "Arial,8,1"
     
    1133411790stg "VerticalLayoutStrategy"
    1133511791textVec [
    11336 *360 (Text
     11792*375 (Text
    1133711793va (VaSet
    1133811794font "Arial,8,1"
     
    1134311799tm "BdLibraryNameMgr"
    1134411800)
    11345 *361 (Text
     11801*376 (Text
    1134611802va (VaSet
    1134711803font "Arial,8,1"
     
    1135211808tm "CptNameMgr"
    1135311809)
    11354 *362 (Text
     11810*377 (Text
    1135511811va (VaSet
    1135611812font "Arial,8,1"
     
    1140611862stg "VerticalLayoutStrategy"
    1140711863textVec [
    11408 *363 (Text
     11864*378 (Text
    1140911865va (VaSet
    1141011866font "Arial,8,1"
     
    1141411870blo "500,4300"
    1141511871)
    11416 *364 (Text
     11872*379 (Text
    1141711873va (VaSet
    1141811874font "Arial,8,1"
     
    1142211878blo "500,5300"
    1142311879)
    11424 *365 (Text
     11880*380 (Text
    1142511881va (VaSet
    1142611882font "Arial,8,1"
     
    1146711923stg "VerticalLayoutStrategy"
    1146811924textVec [
    11469 *366 (Text
     11925*381 (Text
    1147011926va (VaSet
    1147111927font "Arial,8,1"
     
    1147511931blo "50,4300"
    1147611932)
    11477 *367 (Text
     11933*382 (Text
    1147811934va (VaSet
    1147911935font "Arial,8,1"
     
    1148311939blo "50,5300"
    1148411940)
    11485 *368 (Text
     11941*383 (Text
    1148611942va (VaSet
    1148711943font "Arial,8,1"
     
    1152411980stg "VerticalLayoutStrategy"
    1152511981textVec [
    11526 *369 (Text
     11982*384 (Text
    1152711983va (VaSet
    1152811984font "Arial,8,1"
     
    1153311989tm "HdlTextNameMgr"
    1153411990)
    11535 *370 (Text
     11991*385 (Text
    1153611992va (VaSet
    1153711993font "Arial,8,1"
     
    1193612392stg "VerticalLayoutStrategy"
    1193712393textVec [
    11938 *371 (Text
     12394*386 (Text
    1193912395va (VaSet
    1194012396font "Arial,8,1"
     
    1194412400blo "14100,20800"
    1194512401)
    11946 *372 (MLText
     12402*387 (MLText
    1194712403va (VaSet
    1194812404)
     
    1199612452stg "VerticalLayoutStrategy"
    1199712453textVec [
    11998 *373 (Text
     12454*388 (Text
    1199912455va (VaSet
    1200012456font "Arial,8,1"
     
    1200412460blo "14100,20800"
    1200512461)
    12006 *374 (MLText
     12462*389 (MLText
    1200712463va (VaSet
    1200812464)
     
    1214812604commonDM (CommonDM
    1214912605ldm (LogicalDM
    12150 suid 248,0
     12606suid 249,0
    1215112607usingSuid 1
    12152 emptyRow *375 (LEmptyRow
     12608emptyRow *390 (LEmptyRow
    1215312609)
    1215412610uid 54,0
    1215512611optionalChildren [
    12156 *376 (RefLabelRowHdr
    12157 )
    12158 *377 (TitleRowHdr
    12159 )
    12160 *378 (FilterRowHdr
    12161 )
    12162 *379 (RefLabelColHdr
     12612*391 (RefLabelRowHdr
     12613)
     12614*392 (TitleRowHdr
     12615)
     12616*393 (FilterRowHdr
     12617)
     12618*394 (RefLabelColHdr
    1216312619tm "RefLabelColHdrMgr"
    1216412620)
    12165 *380 (RowExpandColHdr
     12621*395 (RowExpandColHdr
    1216612622tm "RowExpandColHdrMgr"
    1216712623)
    12168 *381 (GroupColHdr
     12624*396 (GroupColHdr
    1216912625tm "GroupColHdrMgr"
    1217012626)
    12171 *382 (NameColHdr
     12627*397 (NameColHdr
    1217212628tm "BlockDiagramNameColHdrMgr"
    1217312629)
    12174 *383 (ModeColHdr
     12630*398 (ModeColHdr
    1217512631tm "BlockDiagramModeColHdrMgr"
    1217612632)
    12177 *384 (TypeColHdr
     12633*399 (TypeColHdr
    1217812634tm "BlockDiagramTypeColHdrMgr"
    1217912635)
    12180 *385 (BoundsColHdr
     12636*400 (BoundsColHdr
    1218112637tm "BlockDiagramBoundsColHdrMgr"
    1218212638)
    12183 *386 (InitColHdr
     12639*401 (InitColHdr
    1218412640tm "BlockDiagramInitColHdrMgr"
    1218512641)
    12186 *387 (EolColHdr
     12642*402 (EolColHdr
    1218712643tm "BlockDiagramEolColHdrMgr"
    1218812644)
    12189 *388 (LeafLogPort
     12645*403 (LeafLogPort
    1219012646port (LogicalPort
    1219112647m 4
     
    1220212658uid 327,0
    1220312659)
    12204 *389 (LeafLogPort
     12660*404 (LeafLogPort
    1220512661port (LogicalPort
    1220612662m 4
     
    1221512671uid 329,0
    1221612672)
    12217 *390 (LeafLogPort
     12673*405 (LeafLogPort
    1221812674port (LogicalPort
    1221912675m 4
     
    1222712683uid 1491,0
    1222812684)
    12229 *391 (LeafLogPort
     12685*406 (LeafLogPort
    1223012686port (LogicalPort
    1223112687m 1
     
    1224012696uid 2435,0
    1224112697)
    12242 *392 (LeafLogPort
     12698*407 (LeafLogPort
    1224312699port (LogicalPort
    1224412700m 1
     
    1225212708uid 3039,0
    1225312709)
    12254 *393 (LeafLogPort
     12710*408 (LeafLogPort
    1225512711port (LogicalPort
    1225612712decl (Decl
     
    1226512721uid 3276,0
    1226612722)
    12267 *394 (LeafLogPort
     12723*409 (LeafLogPort
    1226812724port (LogicalPort
    1226912725decl (Decl
     
    1227612732uid 3278,0
    1227712733)
    12278 *395 (LeafLogPort
     12734*410 (LeafLogPort
    1227912735port (LogicalPort
    1228012736m 1
     
    1228912745uid 3280,0
    1229012746)
    12291 *396 (LeafLogPort
     12747*411 (LeafLogPort
    1229212748port (LogicalPort
    1229312749m 1
     
    1230312759uid 3382,0
    1230412760)
    12305 *397 (LeafLogPort
     12761*412 (LeafLogPort
    1230612762port (LogicalPort
    1230712763decl (Decl
     
    1231512771uid 3384,0
    1231612772)
    12317 *398 (LeafLogPort
     12773*413 (LeafLogPort
    1231812774port (LogicalPort
    1231912775decl (Decl
     
    1232712783uid 3386,0
    1232812784)
    12329 *399 (LeafLogPort
     12785*414 (LeafLogPort
    1233012786port (LogicalPort
    1233112787decl (Decl
     
    1233912795uid 3388,0
    1234012796)
    12341 *400 (LeafLogPort
     12797*415 (LeafLogPort
    1234212798port (LogicalPort
    1234312799decl (Decl
     
    1235112807uid 3390,0
    1235212808)
    12353 *401 (LeafLogPort
     12809*416 (LeafLogPort
    1235412810port (LogicalPort
    1235512811decl (Decl
     
    1236312819uid 3392,0
    1236412820)
    12365 *402 (LeafLogPort
     12821*417 (LeafLogPort
    1236612822port (LogicalPort
    1236712823decl (Decl
     
    1237412830uid 3524,0
    1237512831)
    12376 *403 (LeafLogPort
     12832*418 (LeafLogPort
    1237712833port (LogicalPort
    1237812834decl (Decl
     
    1238512841uid 3526,0
    1238612842)
    12387 *404 (LeafLogPort
     12843*419 (LeafLogPort
    1238812844port (LogicalPort
    1238912845decl (Decl
     
    1239612852uid 3528,0
    1239712853)
    12398 *405 (LeafLogPort
     12854*420 (LeafLogPort
    1239912855port (LogicalPort
    1240012856decl (Decl
     
    1240712863uid 3530,0
    1240812864)
    12409 *406 (LeafLogPort
     12865*421 (LeafLogPort
    1241012866port (LogicalPort
    1241112867m 1
     
    1242112877uid 3532,0
    1242212878)
    12423 *407 (LeafLogPort
     12879*422 (LeafLogPort
    1242412880port (LogicalPort
    1242512881m 1
     
    1243412890uid 3534,0
    1243512891)
    12436 *408 (LeafLogPort
     12892*423 (LeafLogPort
    1243712893port (LogicalPort
    1243812894m 1
     
    1244612902uid 3654,0
    1244712903)
    12448 *409 (LeafLogPort
     12904*424 (LeafLogPort
    1244912905port (LogicalPort
    1245012906m 1
     
    1245912915uid 3656,0
    1246012916)
    12461 *410 (LeafLogPort
     12917*425 (LeafLogPort
    1246212918port (LogicalPort
    1246312919m 2
     
    1247212928uid 3658,0
    1247312929)
    12474 *411 (LeafLogPort
     12930*426 (LeafLogPort
    1247512931port (LogicalPort
    1247612932m 1
     
    1248512941uid 3660,0
    1248612942)
    12487 *412 (LeafLogPort
     12943*427 (LeafLogPort
    1248812944port (LogicalPort
    1248912945m 1
     
    1249812954uid 3662,0
    1249912955)
    12500 *413 (LeafLogPort
     12956*428 (LeafLogPort
    1250112957port (LogicalPort
    1250212958m 1
     
    1251112967uid 3664,0
    1251212968)
    12513 *414 (LeafLogPort
     12969*429 (LeafLogPort
    1251412970port (LogicalPort
    1251512971decl (Decl
     
    1252212978uid 3666,0
    1252312979)
    12524 *415 (LeafLogPort
     12980*430 (LeafLogPort
    1252512981port (LogicalPort
    1252612982m 1
     
    1253512991uid 3668,0
    1253612992)
    12537 *416 (LeafLogPort
     12993*431 (LeafLogPort
    1253812994port (LogicalPort
    1253912995m 1
     
    1254813004uid 3696,0
    1254913005)
    12550 *417 (LeafLogPort
     13006*432 (LeafLogPort
    1255113007port (LogicalPort
    1255213008m 2
     
    1256213018uid 3698,0
    1256313019)
    12564 *418 (LeafLogPort
     13020*433 (LeafLogPort
    1256513021port (LogicalPort
    1256613022m 1
     
    1257413030uid 3888,0
    1257513031)
    12576 *419 (LeafLogPort
     13032*434 (LeafLogPort
    1257713033port (LogicalPort
    1257813034m 1
     
    1258613042uid 3890,0
    1258713043)
    12588 *420 (LeafLogPort
     13044*435 (LeafLogPort
    1258913045port (LogicalPort
    1259013046m 1
     
    1259813054uid 3892,0
    1259913055)
    12600 *421 (LeafLogPort
     13056*436 (LeafLogPort
    1260113057port (LogicalPort
    1260213058m 1
     
    1261013066uid 3894,0
    1261113067)
    12612 *422 (LeafLogPort
     13068*437 (LeafLogPort
    1261313069port (LogicalPort
    1261413070m 1
     
    1262313079uid 3896,0
    1262413080)
    12625 *423 (LeafLogPort
     13081*438 (LeafLogPort
    1262613082port (LogicalPort
    1262713083m 1
     
    1263513091uid 3900,0
    1263613092)
    12637 *424 (LeafLogPort
     13093*439 (LeafLogPort
    1263813094port (LogicalPort
    1263913095m 1
     
    1264913105uid 5322,0
    1265013106)
    12651 *425 (LeafLogPort
     13107*440 (LeafLogPort
    1265213108port (LogicalPort
    1265313109m 1
     
    1266413120scheme 0
    1266513121)
    12666 *426 (LeafLogPort
     13122*441 (LeafLogPort
    1266713123port (LogicalPort
    1266813124m 1
     
    1267913135scheme 0
    1268013136)
    12681 *427 (LeafLogPort
     13137*442 (LeafLogPort
    1268213138port (LogicalPort
    1268313139m 4
     
    1269113147uid 9516,0
    1269213148)
    12693 *428 (LeafLogPort
     13149*443 (LeafLogPort
    1269413150port (LogicalPort
    1269513151m 1
     
    1270613162scheme 0
    1270713163)
    12708 *429 (LeafLogPort
     13164*444 (LeafLogPort
    1270913165port (LogicalPort
    1271013166m 1
     
    1271913175scheme 0
    1272013176)
    12721 *430 (LeafLogPort
     13177*445 (LeafLogPort
    1272213178port (LogicalPort
    1272313179decl (Decl
     
    1273113187scheme 0
    1273213188)
    12733 *431 (LeafLogPort
     13189*446 (LeafLogPort
    1273413190port (LogicalPort
    1273513191m 1
     
    1274413200scheme 0
    1274513201)
    12746 *432 (LeafLogPort
     13202*447 (LeafLogPort
    1274713203port (LogicalPort
    1274813204m 1
     
    1275713213uid 12336,0
    1275813214)
    12759 *433 (LeafLogPort
     13215*448 (LeafLogPort
    1276013216port (LogicalPort
    1276113217m 1
     
    1276913225uid 12768,0
    1277013226)
    12771 *434 (LeafLogPort
     13227*449 (LeafLogPort
    1277213228port (LogicalPort
    1277313229m 1
     
    1278113237uid 12770,0
    1278213238)
    12783 *435 (LeafLogPort
     13239*450 (LeafLogPort
    1278413240port (LogicalPort
    1278513241m 1
     
    1279313249uid 12772,0
    1279413250)
    12795 *436 (LeafLogPort
     13251*451 (LeafLogPort
    1279613252port (LogicalPort
    1279713253decl (Decl
     
    1280613262scheme 0
    1280713263)
    12808 *437 (LeafLogPort
     13264*452 (LeafLogPort
    1280913265port (LogicalPort
    1281013266decl (Decl
     
    1281813274scheme 0
    1281913275)
    12820 *438 (LeafLogPort
     13276*453 (LeafLogPort
    1282113277port (LogicalPort
    1282213278decl (Decl
     
    1283113287scheme 0
    1283213288)
    12833 *439 (LeafLogPort
     13289*454 (LeafLogPort
    1283413290port (LogicalPort
    1283513291m 4
     
    1284613302uid 15181,0
    1284713303)
    12848 *440 (LeafLogPort
     13304*455 (LeafLogPort
    1284913305port (LogicalPort
    1285013306decl (Decl
     
    1285913315scheme 0
    1286013316)
    12861 *441 (LeafLogPort
     13317*456 (LeafLogPort
    1286213318port (LogicalPort
    1286313319m 1
     
    1287313329scheme 0
    1287413330)
    12875 *442 (LeafLogPort
     13331*457 (LeafLogPort
    1287613332port (LogicalPort
    1287713333m 1
     
    1288813344scheme 0
    1288913345)
    12890 *443 (LeafLogPort
     13346*458 (LeafLogPort
    1289113347port (LogicalPort
    1289213348m 4
     
    1290113357uid 16253,0
    1290213358)
    12903 *444 (LeafLogPort
     13359*459 (LeafLogPort
    1290413360port (LogicalPort
    1290513361m 4
     
    1291413370uid 16582,0
    1291513371)
    12916 *445 (LeafLogPort
     13372*460 (LeafLogPort
    1291713373port (LogicalPort
    1291813374m 4
     
    1292713383uid 16584,0
    1292813384)
    12929 *446 (LeafLogPort
     13385*461 (LeafLogPort
    1293013386port (LogicalPort
    1293113387m 4
     
    1294113397uid 16586,0
    1294213398)
    12943 *447 (LeafLogPort
     13399*462 (LeafLogPort
    1294413400port (LogicalPort
    1294513401lang 2
     
    1295413410uid 17310,0
    1295513411)
    12956 *448 (LeafLogPort
     13412*463 (LeafLogPort
    1295713413port (LogicalPort
    1295813414lang 2
     
    1296913425scheme 0
    1297013426)
    12971 *449 (LeafLogPort
     13427*464 (LeafLogPort
    1297213428port (LogicalPort
    1297313429m 4
     
    1298413440uid 17854,0
    1298513441)
    12986 *450 (LeafLogPort
     13442*465 (LeafLogPort
    1298713443port (LogicalPort
    1298813444m 4
     
    1299613452uid 18082,0
    1299713453)
    12998 *451 (LeafLogPort
     13454*466 (LeafLogPort
    1299913455port (LogicalPort
    1300013456m 4
     
    1300813464uid 18084,0
    1300913465)
    13010 *452 (LeafLogPort
     13466*467 (LeafLogPort
    1301113467port (LogicalPort
    1301213468lang 2
     
    1302413480uid 18213,0
    1302513481)
    13026 *453 (LeafLogPort
     13482*468 (LeafLogPort
    1302713483port (LogicalPort
    1302813484m 4
     
    1303913495uid 18334,0
    1304013496)
    13041 *454 (LeafLogPort
     13497*469 (LeafLogPort
    1304213498port (LogicalPort
    1304313499m 4
     
    1305413510uid 18483,0
    1305513511)
    13056 *455 (LeafLogPort
     13512*470 (LeafLogPort
    1305713513port (LogicalPort
    1305813514m 1
     
    1306913525scheme 0
    1307013526)
    13071 *456 (LeafLogPort
     13527*471 (LeafLogPort
    1307213528port (LogicalPort
    1307313529m 4
     
    1308113537uid 19557,0
    1308213538)
    13083 *457 (LeafLogPort
     13539*472 (LeafLogPort
    1308413540port (LogicalPort
    1308513541m 4
     
    1309413550uid 19559,0
    1309513551)
    13096 *458 (LeafLogPort
     13552*473 (LeafLogPort
    1309713553port (LogicalPort
    1309813554m 4
     
    1310613562uid 19561,0
    1310713563)
    13108 *459 (LeafLogPort
     13564*474 (LeafLogPort
    1310913565port (LogicalPort
    1311013566m 4
     
    1311713573)
    1311813574uid 19563,0
     13575)
     13576*475 (LeafLogPort
     13577port (LogicalPort
     13578m 4
     13579decl (Decl
     13580n "trigger_veto"
     13581t "std_logic"
     13582o 73
     13583suid 249,0
     13584i "'1'"
     13585)
     13586)
     13587uid 20225,0
    1311913588)
    1312013589]
     
    1312513594uid 67,0
    1312613595optionalChildren [
    13127 *460 (Sheet
     13596*476 (Sheet
    1312813597sheetRow (SheetRow
    1312913598headerVa (MVa
     
    1314213611font "Tahoma,10,0"
    1314313612)
    13144 emptyMRCItem *461 (MRCItem
    13145 litem &375
    13146 pos 72
     13613emptyMRCItem *477 (MRCItem
     13614litem &390
     13615pos 73
    1314713616dimension 20
    1314813617)
    1314913618uid 69,0
    1315013619optionalChildren [
    13151 *462 (MRCItem
    13152 litem &376
     13620*478 (MRCItem
     13621litem &391
    1315313622pos 0
    1315413623dimension 20
    1315513624uid 70,0
    1315613625)
    13157 *463 (MRCItem
    13158 litem &377
     13626*479 (MRCItem
     13627litem &392
    1315913628pos 1
    1316013629dimension 23
    1316113630uid 71,0
    1316213631)
    13163 *464 (MRCItem
    13164 litem &378
     13632*480 (MRCItem
     13633litem &393
    1316513634pos 2
    1316613635hidden 1
     
    1316813637uid 72,0
    1316913638)
    13170 *465 (MRCItem
    13171 litem &388
     13639*481 (MRCItem
     13640litem &403
    1317213641pos 52
    1317313642dimension 20
    1317413643uid 328,0
    1317513644)
    13176 *466 (MRCItem
    13177 litem &389
     13645*482 (MRCItem
     13646litem &404
    1317813647pos 53
    1317913648dimension 20
    1318013649uid 330,0
    1318113650)
    13182 *467 (MRCItem
    13183 litem &390
     13651*483 (MRCItem
     13652litem &405
    1318413653pos 54
    1318513654dimension 20
    1318613655uid 1492,0
    1318713656)
    13188 *468 (MRCItem
    13189 litem &391
     13657*484 (MRCItem
     13658litem &406
    1319013659pos 0
    1319113660dimension 20
    1319213661uid 2436,0
    1319313662)
    13194 *469 (MRCItem
    13195 litem &392
     13663*485 (MRCItem
     13664litem &407
    1319613665pos 1
    1319713666dimension 20
    1319813667uid 3040,0
    1319913668)
    13200 *470 (MRCItem
    13201 litem &393
     13669*486 (MRCItem
     13670litem &408
    1320213671pos 2
    1320313672dimension 20
    1320413673uid 3277,0
    1320513674)
    13206 *471 (MRCItem
    13207 litem &394
     13675*487 (MRCItem
     13676litem &409
    1320813677pos 3
    1320913678dimension 20
    1321013679uid 3279,0
    1321113680)
    13212 *472 (MRCItem
    13213 litem &395
     13681*488 (MRCItem
     13682litem &410
    1321413683pos 4
    1321513684dimension 20
    1321613685uid 3281,0
    1321713686)
    13218 *473 (MRCItem
    13219 litem &396
     13687*489 (MRCItem
     13688litem &411
    1322013689pos 5
    1322113690dimension 20
    1322213691uid 3383,0
    1322313692)
    13224 *474 (MRCItem
    13225 litem &397
     13693*490 (MRCItem
     13694litem &412
    1322613695pos 6
    1322713696dimension 20
    1322813697uid 3385,0
    1322913698)
    13230 *475 (MRCItem
    13231 litem &398
     13699*491 (MRCItem
     13700litem &413
    1323213701pos 7
    1323313702dimension 20
    1323413703uid 3387,0
    1323513704)
    13236 *476 (MRCItem
    13237 litem &399
     13705*492 (MRCItem
     13706litem &414
    1323813707pos 8
    1323913708dimension 20
    1324013709uid 3389,0
    1324113710)
    13242 *477 (MRCItem
    13243 litem &400
     13711*493 (MRCItem
     13712litem &415
    1324413713pos 9
    1324513714dimension 20
    1324613715uid 3391,0
    1324713716)
    13248 *478 (MRCItem
    13249 litem &401
     13717*494 (MRCItem
     13718litem &416
    1325013719pos 10
    1325113720dimension 20
    1325213721uid 3393,0
    1325313722)
    13254 *479 (MRCItem
    13255 litem &402
     13723*495 (MRCItem
     13724litem &417
    1325613725pos 11
    1325713726dimension 20
    1325813727uid 3525,0
    1325913728)
    13260 *480 (MRCItem
    13261 litem &403
     13729*496 (MRCItem
     13730litem &418
    1326213731pos 12
    1326313732dimension 20
    1326413733uid 3527,0
    1326513734)
    13266 *481 (MRCItem
    13267 litem &404
     13735*497 (MRCItem
     13736litem &419
    1326813737pos 13
    1326913738dimension 20
    1327013739uid 3529,0
    1327113740)
    13272 *482 (MRCItem
    13273 litem &405
     13741*498 (MRCItem
     13742litem &420
    1327413743pos 14
    1327513744dimension 20
    1327613745uid 3531,0
    1327713746)
    13278 *483 (MRCItem
    13279 litem &406
     13747*499 (MRCItem
     13748litem &421
    1328013749pos 15
    1328113750dimension 20
    1328213751uid 3533,0
    1328313752)
    13284 *484 (MRCItem
    13285 litem &407
     13753*500 (MRCItem
     13754litem &422
    1328613755pos 16
    1328713756dimension 20
    1328813757uid 3535,0
    1328913758)
    13290 *485 (MRCItem
    13291 litem &408
     13759*501 (MRCItem
     13760litem &423
    1329213761pos 17
    1329313762dimension 20
    1329413763uid 3655,0
    1329513764)
    13296 *486 (MRCItem
    13297 litem &409
     13765*502 (MRCItem
     13766litem &424
    1329813767pos 18
    1329913768dimension 20
    1330013769uid 3657,0
    1330113770)
    13302 *487 (MRCItem
    13303 litem &410
     13771*503 (MRCItem
     13772litem &425
    1330413773pos 19
    1330513774dimension 20
    1330613775uid 3659,0
    1330713776)
    13308 *488 (MRCItem
    13309 litem &411
     13777*504 (MRCItem
     13778litem &426
    1331013779pos 20
    1331113780dimension 20
    1331213781uid 3661,0
    1331313782)
    13314 *489 (MRCItem
    13315 litem &412
     13783*505 (MRCItem
     13784litem &427
    1331613785pos 21
    1331713786dimension 20
    1331813787uid 3663,0
    1331913788)
    13320 *490 (MRCItem
    13321 litem &413
     13789*506 (MRCItem
     13790litem &428
    1332213791pos 22
    1332313792dimension 20
    1332413793uid 3665,0
    1332513794)
    13326 *491 (MRCItem
    13327 litem &414
     13795*507 (MRCItem
     13796litem &429
    1332813797pos 23
    1332913798dimension 20
    1333013799uid 3667,0
    1333113800)
    13332 *492 (MRCItem
    13333 litem &415
     13801*508 (MRCItem
     13802litem &430
    1333413803pos 24
    1333513804dimension 20
    1333613805uid 3669,0
    1333713806)
    13338 *493 (MRCItem
    13339 litem &416
     13807*509 (MRCItem
     13808litem &431
    1334013809pos 25
    1334113810dimension 20
    1334213811uid 3697,0
    1334313812)
    13344 *494 (MRCItem
    13345 litem &417
     13813*510 (MRCItem
     13814litem &432
    1334613815pos 26
    1334713816dimension 20
    1334813817uid 3699,0
    1334913818)
    13350 *495 (MRCItem
    13351 litem &418
     13819*511 (MRCItem
     13820litem &433
    1335213821pos 27
    1335313822dimension 20
    1335413823uid 3889,0
    1335513824)
    13356 *496 (MRCItem
    13357 litem &419
     13825*512 (MRCItem
     13826litem &434
    1335813827pos 28
    1335913828dimension 20
    1336013829uid 3891,0
    1336113830)
    13362 *497 (MRCItem
    13363 litem &420
     13831*513 (MRCItem
     13832litem &435
    1336413833pos 29
    1336513834dimension 20
    1336613835uid 3893,0
    1336713836)
    13368 *498 (MRCItem
    13369 litem &421
     13837*514 (MRCItem
     13838litem &436
    1337013839pos 30
    1337113840dimension 20
    1337213841uid 3895,0
    1337313842)
    13374 *499 (MRCItem
    13375 litem &422
     13843*515 (MRCItem
     13844litem &437
    1337613845pos 31
    1337713846dimension 20
    1337813847uid 3897,0
    1337913848)
    13380 *500 (MRCItem
    13381 litem &423
     13849*516 (MRCItem
     13850litem &438
    1338213851pos 32
    1338313852dimension 20
    1338413853uid 3901,0
    1338513854)
    13386 *501 (MRCItem
    13387 litem &424
     13855*517 (MRCItem
     13856litem &439
    1338813857pos 33
    1338913858dimension 20
    1339013859uid 5323,0
    1339113860)
    13392 *502 (MRCItem
    13393 litem &425
     13861*518 (MRCItem
     13862litem &440
    1339413863pos 34
    1339513864dimension 20
    1339613865uid 6873,0
    1339713866)
    13398 *503 (MRCItem
    13399 litem &426
     13867*519 (MRCItem
     13868litem &441
    1340013869pos 35
    1340113870dimension 20
    1340213871uid 7135,0
    1340313872)
    13404 *504 (MRCItem
    13405 litem &427
     13873*520 (MRCItem
     13874litem &442
    1340613875pos 55
    1340713876dimension 20
    1340813877uid 9517,0
    1340913878)
    13410 *505 (MRCItem
    13411 litem &428
     13879*521 (MRCItem
     13880litem &443
    1341213881pos 36
    1341313882dimension 20
    1341413883uid 10295,0
    1341513884)
    13416 *506 (MRCItem
    13417 litem &429
     13885*522 (MRCItem
     13886litem &444
    1341813887pos 37
    1341913888dimension 20
    1342013889uid 11087,0
    1342113890)
    13422 *507 (MRCItem
    13423 litem &430
     13891*523 (MRCItem
     13892litem &445
    1342413893pos 38
    1342513894dimension 20
    1342613895uid 11505,0
    1342713896)
    13428 *508 (MRCItem
    13429 litem &431
     13897*524 (MRCItem
     13898litem &446
    1343013899pos 39
    1343113900dimension 20
    1343213901uid 11507,0
    1343313902)
    13434 *509 (MRCItem
    13435 litem &432
     13903*525 (MRCItem
     13904litem &447
    1343613905pos 40
    1343713906dimension 20
    1343813907uid 12337,0
    1343913908)
    13440 *510 (MRCItem
    13441 litem &433
     13909*526 (MRCItem
     13910litem &448
    1344213911pos 41
    1344313912dimension 20
    1344413913uid 12769,0
    1344513914)
    13446 *511 (MRCItem
    13447 litem &434
     13915*527 (MRCItem
     13916litem &449
    1344813917pos 42
    1344913918dimension 20
    1345013919uid 12771,0
    1345113920)
    13452 *512 (MRCItem
    13453 litem &435
     13921*528 (MRCItem
     13922litem &450
    1345413923pos 43
    1345513924dimension 20
    1345613925uid 12773,0
    1345713926)
    13458 *513 (MRCItem
    13459 litem &436
     13927*529 (MRCItem
     13928litem &451
    1346013929pos 44
    1346113930dimension 20
    1346213931uid 13515,0
    1346313932)
    13464 *514 (MRCItem
    13465 litem &437
     13933*530 (MRCItem
     13934litem &452
    1346613935pos 45
    1346713936dimension 20
    1346813937uid 13627,0
    1346913938)
    13470 *515 (MRCItem
    13471 litem &438
     13939*531 (MRCItem
     13940litem &453
    1347213941pos 46
    1347313942dimension 20
    1347413943uid 14321,0
    1347513944)
    13476 *516 (MRCItem
    13477 litem &439
     13945*532 (MRCItem
     13946litem &454
    1347813947pos 56
    1347913948dimension 20
    1348013949uid 15182,0
    1348113950)
    13482 *517 (MRCItem
    13483 litem &440
     13951*533 (MRCItem
     13952litem &455
    1348413953pos 47
    1348513954dimension 20
    1348613955uid 15705,0
    1348713956)
    13488 *518 (MRCItem
    13489 litem &441
     13957*534 (MRCItem
     13958litem &456
    1349013959pos 48
    1349113960dimension 20
    1349213961uid 15844,0
    1349313962)
    13494 *519 (MRCItem
    13495 litem &442
     13963*535 (MRCItem
     13964litem &457
    1349613965pos 49
    1349713966dimension 20
    1349813967uid 16056,0
    1349913968)
    13500 *520 (MRCItem
    13501 litem &443
     13969*536 (MRCItem
     13970litem &458
    1350213971pos 57
    1350313972dimension 20
    1350413973uid 16254,0
    1350513974)
    13506 *521 (MRCItem
    13507 litem &444
     13975*537 (MRCItem
     13976litem &459
    1350813977pos 58
    1350913978dimension 20
    1351013979uid 16583,0
    1351113980)
    13512 *522 (MRCItem
    13513 litem &445
     13981*538 (MRCItem
     13982litem &460
    1351413983pos 59
    1351513984dimension 20
    1351613985uid 16585,0
    1351713986)
    13518 *523 (MRCItem
    13519 litem &446
     13987*539 (MRCItem
     13988litem &461
    1352013989pos 60
    1352113990dimension 20
    1352213991uid 16587,0
    1352313992)
    13524 *524 (MRCItem
    13525 litem &447
     13993*540 (MRCItem
     13994litem &462
    1352613995pos 61
    1352713996dimension 20
    1352813997uid 17311,0
    1352913998)
    13530 *525 (MRCItem
    13531 litem &448
     13999*541 (MRCItem
     14000litem &463
    1353214001pos 50
    1353314002dimension 20
    1353414003uid 17400,0
    1353514004)
    13536 *526 (MRCItem
    13537 litem &449
     14005*542 (MRCItem
     14006litem &464
    1353814007pos 62
    1353914008dimension 20
    1354014009uid 17855,0
    1354114010)
    13542 *527 (MRCItem
    13543 litem &450
     14011*543 (MRCItem
     14012litem &465
    1354414013pos 63
    1354514014dimension 20
    1354614015uid 18083,0
    1354714016)
    13548 *528 (MRCItem
    13549 litem &451
     14017*544 (MRCItem
     14018litem &466
    1355014019pos 64
    1355114020dimension 20
    1355214021uid 18085,0
    1355314022)
    13554 *529 (MRCItem
    13555 litem &452
     14023*545 (MRCItem
     14024litem &467
    1355614025pos 65
    1355714026dimension 20
    1355814027uid 18214,0
    1355914028)
    13560 *530 (MRCItem
    13561 litem &453
     14029*546 (MRCItem
     14030litem &468
    1356214031pos 66
    1356314032dimension 20
    1356414033uid 18335,0
    1356514034)
    13566 *531 (MRCItem
    13567 litem &454
     14035*547 (MRCItem
     14036litem &469
    1356814037pos 67
    1356914038dimension 20
    1357014039uid 18484,0
    1357114040)
    13572 *532 (MRCItem
    13573 litem &455
     14041*548 (MRCItem
     14042litem &470
    1357414043pos 51
    1357514044dimension 20
    1357614045uid 18801,0
    1357714046)
    13578 *533 (MRCItem
    13579 litem &456
     14047*549 (MRCItem
     14048litem &471
    1358014049pos 68
    1358114050dimension 20
    1358214051uid 19558,0
    1358314052)
    13584 *534 (MRCItem
    13585 litem &457
     14053*550 (MRCItem
     14054litem &472
    1358614055pos 69
    1358714056dimension 20
    1358814057uid 19560,0
    1358914058)
    13590 *535 (MRCItem
    13591 litem &458
     14059*551 (MRCItem
     14060litem &473
    1359214061pos 70
    1359314062dimension 20
    1359414063uid 19562,0
    1359514064)
    13596 *536 (MRCItem
    13597 litem &459
     14065*552 (MRCItem
     14066litem &474
    1359814067pos 71
    1359914068dimension 20
    1360014069uid 19564,0
     14070)
     14071*553 (MRCItem
     14072litem &475
     14073pos 72
     14074dimension 20
     14075uid 20226,0
    1360114076)
    1360214077]
     
    1361114086uid 73,0
    1361214087optionalChildren [
    13613 *537 (MRCItem
    13614 litem &379
     14088*554 (MRCItem
     14089litem &394
    1361514090pos 0
    1361614091dimension 20
    1361714092uid 74,0
    1361814093)
    13619 *538 (MRCItem
    13620 litem &381
     14094*555 (MRCItem
     14095litem &396
    1362114096pos 1
    1362214097dimension 50
    1362314098uid 75,0
    1362414099)
    13625 *539 (MRCItem
    13626 litem &382
     14100*556 (MRCItem
     14101litem &397
    1362714102pos 2
    1362814103dimension 100
    1362914104uid 76,0
    1363014105)
    13631 *540 (MRCItem
    13632 litem &383
     14106*557 (MRCItem
     14107litem &398
    1363314108pos 3
    1363414109dimension 50
    1363514110uid 77,0
    1363614111)
    13637 *541 (MRCItem
    13638 litem &384
     14112*558 (MRCItem
     14113litem &399
    1363914114pos 4
    1364014115dimension 100
    1364114116uid 78,0
    1364214117)
    13643 *542 (MRCItem
    13644 litem &385
     14118*559 (MRCItem
     14119litem &400
    1364514120pos 5
    1364614121dimension 100
    1364714122uid 79,0
    1364814123)
    13649 *543 (MRCItem
    13650 litem &386
     14124*560 (MRCItem
     14125litem &401
    1365114126pos 6
    1365214127dimension 182
    1365314128uid 80,0
    1365414129)
    13655 *544 (MRCItem
    13656 litem &387
     14130*561 (MRCItem
     14131litem &402
    1365714132pos 7
    1365814133dimension 80
     
    1367414149genericsCommonDM (CommonDM
    1367514150ldm (LogicalDM
    13676 emptyRow *545 (LEmptyRow
     14151emptyRow *562 (LEmptyRow
    1367714152)
    1367814153uid 83,0
    1367914154optionalChildren [
    13680 *546 (RefLabelRowHdr
    13681 )
    13682 *547 (TitleRowHdr
    13683 )
    13684 *548 (FilterRowHdr
    13685 )
    13686 *549 (RefLabelColHdr
     14155*563 (RefLabelRowHdr
     14156)
     14157*564 (TitleRowHdr
     14158)
     14159*565 (FilterRowHdr
     14160)
     14161*566 (RefLabelColHdr
    1368714162tm "RefLabelColHdrMgr"
    1368814163)
    13689 *550 (RowExpandColHdr
     14164*567 (RowExpandColHdr
    1369014165tm "RowExpandColHdrMgr"
    1369114166)
    13692 *551 (GroupColHdr
     14167*568 (GroupColHdr
    1369314168tm "GroupColHdrMgr"
    1369414169)
    13695 *552 (NameColHdr
     14170*569 (NameColHdr
    1369614171tm "GenericNameColHdrMgr"
    1369714172)
    13698 *553 (TypeColHdr
     14173*570 (TypeColHdr
    1369914174tm "GenericTypeColHdrMgr"
    1370014175)
    13701 *554 (InitColHdr
     14176*571 (InitColHdr
    1370214177tm "GenericValueColHdrMgr"
    1370314178)
    13704 *555 (PragmaColHdr
     14179*572 (PragmaColHdr
    1370514180tm "GenericPragmaColHdrMgr"
    1370614181)
    13707 *556 (EolColHdr
     14182*573 (EolColHdr
    1370814183tm "GenericEolColHdrMgr"
    1370914184)
     
    1371514190uid 95,0
    1371614191optionalChildren [
    13717 *557 (Sheet
     14192*574 (Sheet
    1371814193sheetRow (SheetRow
    1371914194headerVa (MVa
     
    1373214207font "Tahoma,10,0"
    1373314208)
    13734 emptyMRCItem *558 (MRCItem
    13735 litem &545
     14209emptyMRCItem *575 (MRCItem
     14210litem &562
    1373614211pos 0
    1373714212dimension 20
     
    1373914214uid 97,0
    1374014215optionalChildren [
    13741 *559 (MRCItem
    13742 litem &546
     14216*576 (MRCItem
     14217litem &563
    1374314218pos 0
    1374414219dimension 20
    1374514220uid 98,0
    1374614221)
    13747 *560 (MRCItem
    13748 litem &547
     14222*577 (MRCItem
     14223litem &564
    1374914224pos 1
    1375014225dimension 23
    1375114226uid 99,0
    1375214227)
    13753 *561 (MRCItem
    13754 litem &548
     14228*578 (MRCItem
     14229litem &565
    1375514230pos 2
    1375614231hidden 1
     
    1376914244uid 101,0
    1377014245optionalChildren [
    13771 *562 (MRCItem
    13772 litem &549
     14246*579 (MRCItem
     14247litem &566
    1377314248pos 0
    1377414249dimension 20
    1377514250uid 102,0
    1377614251)
    13777 *563 (MRCItem
    13778 litem &551
     14252*580 (MRCItem
     14253litem &568
    1377914254pos 1
    1378014255dimension 50
    1378114256uid 103,0
    1378214257)
    13783 *564 (MRCItem
    13784 litem &552
     14258*581 (MRCItem
     14259litem &569
    1378514260pos 2
    1378614261dimension 100
    1378714262uid 104,0
    1378814263)
    13789 *565 (MRCItem
    13790 litem &553
     14264*582 (MRCItem
     14265litem &570
    1379114266pos 3
    1379214267dimension 100
    1379314268uid 105,0
    1379414269)
    13795 *566 (MRCItem
    13796 litem &554
     14270*583 (MRCItem
     14271litem &571
    1379714272pos 4
    1379814273dimension 50
    1379914274uid 106,0
    1380014275)
    13801 *567 (MRCItem
    13802 litem &555
     14276*584 (MRCItem
     14277litem &572
    1380314278pos 5
    1380414279dimension 50
    1380514280uid 107,0
    1380614281)
    13807 *568 (MRCItem
    13808 litem &556
     14282*585 (MRCItem
     14283litem &573
    1380914284pos 6
    1381014285dimension 80
  • firmware/FAD/FACT_FAD_20MHz_VAR_PS/FACT_FAD_lib/hds/@f@a@d_@board/struct.bd.bak

    r10958 r10988  
    299299(vvPair
    300300variable "time"
    301 value "16:56:31"
     301value "16:56:32"
    302302)
    303303(vvPair
  • firmware/FAD/FACT_FAD_20MHz_VAR_PS/FACT_FAD_lib/hds/@f@a@d_main/struct.bd

    r10958 r10988  
    348348)
    349349(Instance
    350 name "U_7"
     350name "Inst_rs485_receiver"
    351351duLibraryName "FACT_FAD_lib"
    352352duName "FAD_rs485_receiver"
     
    470470(vvPair
    471471variable "date"
    472 value "09.06.2011"
     472value "10.06.2011"
    473473)
    474474(vvPair
    475475variable "day"
    476 value "Do"
     476value "Fr"
    477477)
    478478(vvPair
    479479variable "day_long"
    480 value "Donnerstag"
     480value "Freitag"
    481481)
    482482(vvPair
    483483variable "dd"
    484 value "09"
     484value "10"
    485485)
    486486(vvPair
     
    622622(vvPair
    623623variable "time"
    624 value "16:55:25"
     624value "10:56:40"
    625625)
    626626(vvPair
     
    714714)
    715715xt "-172000,127600,-125500,128400"
    716 st "SIGNAL write_ea                     : std_logic_vector(0 downto 0)                 := \"0\"
    717 "
     716st "SIGNAL write_ea                     : std_logic_vector(0 downto 0)                 := \"0\""
    718717)
    719718)
     
    733732)
    734733xt "-172000,60400,-129000,61200"
    735 st "SIGNAL addr_out                     : std_logic_vector(RAMADDRWIDTH64b-1 DOWNTO 0)
    736 "
     734st "SIGNAL addr_out                     : std_logic_vector(RAMADDRWIDTH64b-1 DOWNTO 0)"
    737735)
    738736)
     
    752750)
    753751xt "-172000,65200,-136500,66000"
    754 st "SIGNAL data_out                     : std_logic_vector(63 DOWNTO 0)
    755 "
     752st "SIGNAL data_out                     : std_logic_vector(63 DOWNTO 0)"
    756753)
    757754)
     
    771768)
    772769xt "-172000,95600,-129000,96400"
    773 st "SIGNAL ram_addr                     : std_logic_vector(RAMADDRWIDTH64b+1 DOWNTO 0)
    774 "
     770st "SIGNAL ram_addr                     : std_logic_vector(RAMADDRWIDTH64b+1 DOWNTO 0)"
    775771)
    776772)
     
    790786)
    791787xt "-172000,96400,-136500,97200"
    792 st "SIGNAL ram_data                     : std_logic_vector(15 downto 0)
    793 "
     788st "SIGNAL ram_data                     : std_logic_vector(15 downto 0)"
    794789)
    795790)
     
    809804)
    810805xt "-172000,43200,-129000,44000"
    811 st "wiz_reset                    : std_logic                                    := '1'
    812 "
     806st "wiz_reset                    : std_logic                                    := '1'"
    813807)
    814808)
     
    828822)
    829823xt "-172000,40800,-140500,41600"
    830 st "wiz_addr                     : std_logic_vector(9 DOWNTO 0)
    831 "
     824st "wiz_addr                     : std_logic_vector(9 DOWNTO 0)"
    832825)
    833826)
     
    847840)
    848841xt "-172000,45600,-140000,46400"
    849 st "wiz_data                     : std_logic_vector(15 DOWNTO 0)
    850 "
     842st "wiz_data                     : std_logic_vector(15 DOWNTO 0)"
    851843)
    852844)
     
    866858)
    867859xt "-172000,41600,-129000,42400"
    868 st "wiz_cs                       : std_logic                                    := '1'
    869 "
     860st "wiz_cs                       : std_logic                                    := '1'"
    870861)
    871862)
     
    885876)
    886877xt "-172000,44000,-129000,44800"
    887 st "wiz_wr                       : std_logic                                    := '1'
    888 "
     878st "wiz_wr                       : std_logic                                    := '1'"
    889879)
    890880)
     
    904894)
    905895xt "-172000,42400,-129000,43200"
    906 st "wiz_rd                       : std_logic                                    := '1'
    907 "
     896st "wiz_rd                       : std_logic                                    := '1'"
    908897)
    909898)
     
    922911)
    923912xt "-172000,14400,-150000,15200"
    924 st "wiz_int                      : std_logic
    925 "
     913st "wiz_int                      : std_logic"
    926914)
    927915)
     
    33983386)
    33993387xt "-172000,10400,-140500,11200"
    3400 st "board_id                     : std_logic_vector(3 DOWNTO 0)
    3401 "
     3388st "board_id                     : std_logic_vector(3 DOWNTO 0)"
    34023389)
    34033390)
     
    34183405)
    34193406xt "-172000,13600,-150000,14400"
    3420 st "trigger                      : std_logic
    3421 "
     3407st "trigger                      : std_logic"
    34223408)
    34233409)
     
    54645450)
    54655451xt "-172000,11200,-140500,12000"
    5466 st "crate_id                     : std_logic_vector(1 DOWNTO 0)
    5467 "
     5452st "crate_id                     : std_logic_vector(1 DOWNTO 0)"
    54685453)
    54695454)
     
    57235708)
    57245709xt "-172000,97200,-129000,98000"
    5725 st "SIGNAL ram_start_addr               : std_logic_vector(RAMADDRWIDTH64b-1 DOWNTO 0)
    5726 "
     5710st "SIGNAL ram_start_addr               : std_logic_vector(RAMADDRWIDTH64b-1 DOWNTO 0)"
    57275711)
    57285712)
     
    57435727)
    57445728xt "-172000,124400,-125500,125200"
    5745 st "SIGNAL wiz_write_ea                 : std_logic                                    := '0'
    5746 "
     5729st "SIGNAL wiz_write_ea                 : std_logic                                    := '0'"
    57475730)
    57485731)
     
    57645747)
    57655748xt "-172000,126800,-119500,127600"
    5766 st "SIGNAL wiz_write_length             : std_logic_vector(16 downto 0)                := (others => '0')
    5767 "
     5749st "SIGNAL wiz_write_length             : std_logic_vector(16 downto 0)                := (others => '0')"
    57685750)
    57695751)
     
    57865768)
    57875769xt "-172000,123600,-119500,124400"
    5788 st "SIGNAL wiz_ram_start_addr           : std_logic_vector(RAMADDRWIDTH64b+1 DOWNTO 0) := (others => '0')
    5789 "
     5770st "SIGNAL wiz_ram_start_addr           : std_logic_vector(RAMADDRWIDTH64b+1 DOWNTO 0) := (others => '0')"
    57905771)
    57915772)
     
    58075788)
    58085789xt "-172000,122800,-119500,123600"
    5809 st "SIGNAL wiz_number_of_channels       : std_logic_vector(3 downto 0)                 := (others => '0')
    5810 "
     5790st "SIGNAL wiz_number_of_channels       : std_logic_vector(3 downto 0)                 := (others => '0')"
    58115791)
    58125792)
     
    58275807)
    58285808xt "-172000,125200,-125500,126000"
    5829 st "SIGNAL wiz_write_end                : std_logic                                    := '0'
    5830 "
     5809st "SIGNAL wiz_write_end                : std_logic                                    := '0'"
    58315810)
    58325811)
     
    58475826)
    58485827xt "-172000,126000,-125500,126800"
    5849 st "SIGNAL wiz_write_header             : std_logic                                    := '0'
    5850 "
     5828st "SIGNAL wiz_write_header             : std_logic                                    := '0'"
    58515829)
    58525830)
     
    58655843)
    58665844xt "-172000,98000,-146500,98800"
    5867 st "SIGNAL ram_write_ea                 : std_logic
    5868 "
     5845st "SIGNAL ram_write_ea                 : std_logic"
    58695846)
    58705847)
     
    58845861)
    58855862xt "-172000,98800,-125500,99600"
    5886 st "SIGNAL ram_write_ready              : std_logic                                    := '0'
    5887 "
     5863st "SIGNAL ram_write_ready              : std_logic                                    := '0'"
    58885864)
    58895865)
     
    59025878)
    59035879xt "-172000,102800,-145000,103600"
    5904 st "SIGNAL roi_max                      : roi_max_type
    5905 "
     5880st "SIGNAL roi_max                      : roi_max_type"
    59065881)
    59075882)
     
    59215896)
    59225897xt "-172000,92400,-136500,93200"
    5923 st "SIGNAL package_length               : std_logic_vector(15 downto 0)
    5924 "
     5898st "SIGNAL package_length               : std_logic_vector(15 downto 0)"
    59255899)
    59265900)
     
    59405914)
    59415915xt "-172000,24000,-129000,24800"
    5942 st "adc_oeb                      : std_logic                                    := '1'
    5943 "
     5916st "adc_oeb                      : std_logic                                    := '1'"
    59445917)
    59455918)
     
    61456118bg "0,0,32768"
    61466119)
    6147 xt "85200,178000,96000,179000"
     6120xt "85200,178000,95900,179000"
    61486121st "
    61496122by %user on %dd %month %year
     
    64646437)
    64656438xt "-172000,16000,-150000,16800"
    6466 st "CLK_25_PS                    : std_logic
    6467 "
     6439st "CLK_25_PS                    : std_logic"
    64686440)
    64696441)
     
    65286500)
    65296501xt "-172000,16800,-150000,17600"
    6530 st "CLK_50                       : std_logic
    6531 "
     6502st "CLK_50                       : std_logic"
    65326503)
    65336504)
     
    65486519)
    65496520xt "-172000,48400,-146500,49200"
    6550 st "SIGNAL CLK_25                       : std_logic
    6551 "
     6521st "SIGNAL CLK_25                       : std_logic"
    65526522)
    65536523)
     
    66106580)
    66116581xt "-172000,3200,-150000,4000"
    6612 st "CLK                          : std_logic
    6613 "
     6582st "CLK                          : std_logic"
    66146583)
    66156584)
     
    66296598)
    66306599xt "-172000,9600,-140500,10400"
    6631 st "adc_otr_array                : std_logic_vector(3 DOWNTO 0)
    6632 "
     6600st "adc_otr_array                : std_logic_vector(3 DOWNTO 0)"
    66336601)
    66346602)
     
    66476615)
    66486616xt "-172000,8800,-145000,9600"
    6649 st "adc_data_array               : adc_data_array_type
    6650 "
     6617st "adc_data_array               : adc_data_array_type"
    66516618)
    66526619)
     
    67116678)
    67126679xt "-172000,78000,-125500,78800"
    6713 st "SIGNAL drs_clk_en                   : std_logic                                    := '0'
    6714 "
     6680st "SIGNAL drs_clk_en                   : std_logic                                    := '0'"
    67156681)
    67166682)
     
    67296695)
    67306696xt "-172000,84400,-140500,85200"
    6731 st "SIGNAL drs_s_cell_array             : drs_s_cell_array_type
    6732 "
     6697st "SIGNAL drs_s_cell_array             : drs_s_cell_array_type"
    67336698)
    67346699)
     
    67486713)
    67496714xt "-172000,78800,-125500,79600"
    6750 st "SIGNAL drs_read_s_cell              : std_logic                                    := '0'
    6751 "
     6715st "SIGNAL drs_read_s_cell              : std_logic                                    := '0'"
    67526716)
    67536717)
     
    67686732)
    67696733xt "-172000,31200,-123000,32000"
    6770 st "drs_channel_id               : std_logic_vector(3 downto 0)                 := (others => '0')
    6771 "
     6734st "drs_channel_id               : std_logic_vector(3 downto 0)                 := (others => '0')"
    67726735)
    67736736)
     
    67876750)
    67886751xt "-172000,32000,-129000,32800"
    6789 st "drs_dwrite                   : std_logic                                    := '1'
    6790 "
     6752st "drs_dwrite                   : std_logic                                    := '1'"
    67916753)
    67926754)
     
    68956857)
    68966858xt "-172000,5600,-150000,6400"
    6897 st "SROUT_in_0                   : std_logic
    6898 "
     6859st "SROUT_in_0                   : std_logic"
    68996860)
    69006861)
     
    69136874)
    69146875xt "-172000,6400,-150000,7200"
    6915 st "SROUT_in_1                   : std_logic
    6916 "
     6876st "SROUT_in_1                   : std_logic"
    69176877)
    69186878)
     
    69316891)
    69326892xt "-172000,7200,-150000,8000"
    6933 st "SROUT_in_2                   : std_logic
    6934 "
     6893st "SROUT_in_2                   : std_logic"
    69356894)
    69366895)
     
    69496908)
    69506909xt "-172000,8000,-150000,8800"
    6951 st "SROUT_in_3                   : std_logic
    6952 "
     6910st "SROUT_in_3                   : std_logic"
    69536911)
    69546912)
     
    71477105)
    71487106xt "-172000,79600,-146500,80400"
    7149 st "SIGNAL drs_read_s_cell_ready        : std_logic
    7150 "
     7107st "SIGNAL drs_read_s_cell_ready        : std_logic"
    71517108)
    71527109)
     
    78037760)
    78047761xt "-172000,21600,-129000,22400"
    7805 st "RSRLOAD                      : std_logic                                    := '0'
    7806 "
     7762st "RSRLOAD                      : std_logic                                    := '0'"
    78077763)
    78087764)
     
    78677823)
    78687824xt "-172000,22400,-129000,23200"
    7869 st "SRCLK                        : std_logic                                    := '0'
    7870 "
     7825st "SRCLK                        : std_logic                                    := '0'"
    78717826)
    78727827)
     
    79337888)
    79347889xt "-172000,33600,-123000,34400"
    7935 st "led                          : std_logic_vector(7 DOWNTO 0)                 := (OTHERS => '0')
    7936 "
     7890st "led                          : std_logic_vector(7 DOWNTO 0)                 := (OTHERS => '0')"
    79377891)
    79387892)
     
    79517905)
    79527906xt "-172000,110000,-146500,110800"
    7953 st "SIGNAL sensor_ready                 : std_logic
    7954 "
     7907st "SIGNAL sensor_ready                 : std_logic"
    79557908)
    79567909)
     
    79697922)
    79707923xt "-172000,109200,-142500,110000"
    7971 st "SIGNAL sensor_array                 : sensor_array_type
    7972 "
     7924st "SIGNAL sensor_array                 : sensor_array_type"
    79737925)
    79747926)
     
    79897941)
    79907942xt "-172000,59600,-137000,60400"
    7991 st "SIGNAL adc_otr                      : std_logic_vector(3 DOWNTO 0)
    7992 "
     7943st "SIGNAL adc_otr                      : std_logic_vector(3 DOWNTO 0)"
    79937944)
    79947945)
     
    80077958)
    80087959xt "-172000,58800,-141500,59600"
    8009 st "SIGNAL adc_data_array_int           : adc_data_array_type
    8010 "
     7960st "SIGNAL adc_data_array_int           : adc_data_array_type"
    80117961)
    80127962)
     
    88488798)
    88498799xt "-172000,36800,-150000,37600"
    8850 st "sclk                         : std_logic
    8851 "
     8800st "sclk                         : std_logic"
    88528801)
    88538802)
     
    88688817)
    88698818xt "-172000,44800,-150000,45600"
    8870 st "sio                          : std_logic
    8871 "
     8819st "sio                          : std_logic"
    88728820)
    88738821)
     
    88868834)
    88878835xt "-172000,28000,-150000,28800"
    8888 st "dac_cs                       : std_logic
    8889 "
     8836st "dac_cs                       : std_logic"
    88908837)
    88918838)
     
    89058852)
    89068853xt "-172000,37600,-140500,38400"
    8907 st "sensor_cs                    : std_logic_vector(3 DOWNTO 0)
    8908 "
     8854st "sensor_cs                    : std_logic_vector(3 DOWNTO 0)"
    89098855)
    89108856)
     
    91049050)
    91059051xt "-172000,35200,-129000,36000"
    9106 st "mosi                         : std_logic                                    := '0'
    9107 "
     9052st "mosi                         : std_logic                                    := '0'"
    91089053)
    91099054)
     
    91709115)
    91719116xt "-172000,30400,-115500,31200"
    9172 st "denable                      : std_logic                                    := '0' -- default domino wave off
    9173 "
     9117st "denable                      : std_logic                                    := '0' -- default domino wave off"
    91749118)
    91759119)
     
    99579901)
    99589902xt "-172000,108400,-146500,109200"
    9959 st "SIGNAL sclk_enable                  : std_logic
    9960 "
     9903st "SIGNAL sclk_enable                  : std_logic"
    99619904)
    99629905)
     
    99769919)
    99779920xt "-172000,58000,-146500,58800"
    9978 st "SIGNAL adc_clk_en                   : std_logic
    9979 "
     9921st "SIGNAL adc_clk_en                   : std_logic"
    99809922)
    99819923)
     
    1044910391)
    1045010392xt "-172000,93200,-110000,94000"
    10451 st "SIGNAL ps_direction                 : std_logic                                    := '1' -- default phase shift upwards
    10452 "
     10393st "SIGNAL ps_direction                 : std_logic                                    := '1' -- default phase shift upwards"
    1045310394)
    1045410395)
     
    1047110412)
    1047210413xt "-172000,94000,-109000,94800"
    10473 st "SIGNAL ps_do_phase_shift            : std_logic                                    := '0' --pulse this to phase shift once
    10474 "
     10414st "SIGNAL ps_do_phase_shift            : std_logic                                    := '0' --pulse this to phase shift once"
    1047510415)
    1047610416)
     
    1049210432)
    1049310433xt "-172000,94800,-101500,95600"
    10494 st "SIGNAL ps_reset                     : std_logic                                    := '0' -- pulse this to reset the variable phase shift
    10495 "
     10434st "SIGNAL ps_reset                     : std_logic                                    := '0' -- pulse this to reset the variable phase shift"
    1049610435)
    1049710436)
     
    1051110450)
    1051210451xt "-172000,114800,-125500,115600"
    10513 st "SIGNAL srclk_enable                 : std_logic                                    := '0'
    10514 "
     10452st "SIGNAL srclk_enable                 : std_logic                                    := '0'"
    1051510453)
    1051610454)
     
    1089610834)
    1089710835xt "-172000,57200,-125500,58000"
    10898 st "SIGNAL SRCLK1                       : std_logic                                    := '0'
    10899 "
     10836st "SIGNAL SRCLK1                       : std_logic                                    := '0'"
    1090010837)
    1090110838)
     
    1091410851)
    1091510852xt "-172000,106800,-146500,107600"
    10916 st "SIGNAL s_trigger                    : std_logic
    10917 "
     10853st "SIGNAL s_trigger                    : std_logic"
    1091810854)
    1091910855)
     
    1093210868)
    1093310869xt "-172000,117200,-146500,118000"
    10934 st "SIGNAL start_srin_write_8b          : std_logic
    10935 "
     10870st "SIGNAL start_srin_write_8b          : std_logic"
    1093610871)
    1093710872)
     
    1095110886)
    1095210887xt "-172000,115600,-125500,116400"
    10953 st "SIGNAL srin_write_ack               : std_logic                                    := '0'
    10954 "
     10888st "SIGNAL srin_write_ack               : std_logic                                    := '0'"
    1095510889)
    1095610890)
     
    1097010904)
    1097110905xt "-172000,116400,-125500,117200"
    10972 st "SIGNAL srin_write_ready             : std_logic                                    := '0'
    10973 "
     10906st "SIGNAL srin_write_ready             : std_logic                                    := '0'"
    1097410907)
    1097510908)
     
    1099010923)
    1099110924xt "-172000,85200,-119500,86000"
    10992 st "SIGNAL drs_srin_data                : std_logic_vector(7 downto 0)                 := (others => '0')
    10993 "
     10925st "SIGNAL drs_srin_data                : std_logic_vector(7 downto 0)                 := (others => '0')"
    1099410926)
    1099510927)
     
    1100910941)
    1101010942xt "-172000,23200,-129000,24000"
    11011 st "SRIN_out                     : std_logic                                    := '0'
    11012 "
     10943st "SRIN_out                     : std_logic                                    := '0'"
    1101310944)
    1101410945)
     
    1152611457)
    1152711458xt "-172000,110800,-146500,111600"
    11528 st "SIGNAL socks_connected              : std_logic
    11529 "
     11459st "SIGNAL socks_connected              : std_logic"
    1153011460)
    1153111461)
     
    1154411474)
    1154511475xt "-172000,111600,-146500,112400"
    11546 st "SIGNAL socks_waiting                : std_logic
    11547 "
     11476st "SIGNAL socks_waiting                : std_logic"
    1154811477)
    1154911478)
     
    1156211491)
    1156311492xt "-172000,32800,-150000,33600"
    11564 st "green                        : std_logic
    11565 "
     11493st "green                        : std_logic"
    1156611494)
    1156711495)
     
    1162411552)
    1162511553xt "-172000,26400,-150000,27200"
    11626 st "amber                        : std_logic
    11627 "
     11554st "amber                        : std_logic"
    1162811555)
    1162911556)
     
    1168611613)
    1168711614xt "-172000,36000,-150000,36800"
    11688 st "red                          : std_logic
    11689 "
     11615st "red                          : std_logic"
    1169011616)
    1169111617)
     
    1218512111)
    1218612112xt "-172000,83600,-146500,84400"
    12187 st "SIGNAL drs_readout_started          : std_logic
    12188 "
     12113st "SIGNAL drs_readout_started          : std_logic"
    1218912114)
    1219012115)
     
    1220312128)
    1220412129xt "-172000,118800,-146500,119600"
    12205 st "SIGNAL trigger_enable               : std_logic
    12206 "
     12130st "SIGNAL trigger_enable               : std_logic"
    1220712131)
    1220812132)
     
    1289112815st "-- --
    1289212816--      drs_dwrite : out std_logic := '1';
    12893 SIGNAL drs_readout_ready            : std_logic                                    := '0'
    12894 "
     12817SIGNAL drs_readout_ready            : std_logic                                    := '0'"
    1289512818)
    1289612819)
     
    1290912832)
    1291012833xt "-172000,82800,-146500,83600"
    12911 st "SIGNAL drs_readout_ready_ack        : std_logic
    12912 "
     12834st "SIGNAL drs_readout_ready_ack        : std_logic"
    1291312835)
    1291412836)
     
    1316413086)
    1316513087xt "-172000,61200,-125500,62000"
    13166 st "SIGNAL c_trigger_enable             : std_logic                                    := '0'
    13167 "
     13088st "SIGNAL c_trigger_enable             : std_logic                                    := '0'"
    1316813089)
    1316913090)
     
    1367913600)
    1368013601xt "-172000,4000,-140500,4800"
    13681 st "D_T_in                       : std_logic_vector(1 DOWNTO 0)
    13682 "
     13602st "D_T_in                       : std_logic_vector(1 DOWNTO 0)"
    1368313603)
    1368413604)
     
    1374313663)
    1374413664xt "-172000,12000,-118500,12800"
    13745 st "drs_refclk_in                : std_logic -- used to check if DRS REFCLK exsists, if not DENABLE inhibit
    13746 "
     13665st "drs_refclk_in                : std_logic -- used to check if DRS REFCLK exsists, if not DENABLE inhibit"
    1374713666)
    1374813667)
     
    1380813727)
    1380913728xt "-172000,12800,-111000,13600"
    13810 st "plllock_in                   : std_logic_vector(3 DOWNTO 0) -- high level, if dominowave is running and DRS PLL locked
    13811 "
     13729st "plllock_in                   : std_logic_vector(3 DOWNTO 0) -- high level, if dominowave is running and DRS PLL locked"
    1381213730)
    1381313731)
     
    1408914007)
    1409014008xt "-172000,24800,-150000,25600"
    14091 st "alarm_refclk_too_high        : std_logic
    14092 "
     14009st "alarm_refclk_too_high        : std_logic"
    1409314010)
    1409414011)
     
    1415214069)
    1415314070xt "-172000,25600,-150000,26400"
    14154 st "alarm_refclk_too_low         : std_logic
    14155 "
     14071st "alarm_refclk_too_low         : std_logic"
    1415614072)
    1415714073)
     
    1421514131)
    1421614132xt "-172000,27200,-140000,28000"
    14217 st "counter_result               : std_logic_vector(11 DOWNTO 0)
    14218 "
     14133st "counter_result               : std_logic_vector(11 DOWNTO 0)"
    1421914134)
    1422014135)
     
    1490414819)
    1490514820xt "-172000,67600,-112000,68400"
    14906 st "SIGNAL denable_prim                 : std_logic                                    := '0' -- default domino wave off
    14907 "
     14821st "SIGNAL denable_prim                 : std_logic                                    := '0' -- default domino wave off"
    1490814822)
    1490914823)
     
    1492514839)
    1492614840xt "-172000,70800,-112000,71600"
    14927 st "SIGNAL din1                         : std_logic                                    := '0' -- default domino wave off
    14928 "
     14841st "SIGNAL din1                         : std_logic                                    := '0' -- default domino wave off"
    1492914842)
    1493014843)
     
    1494314856)
    1494414857xt "-172000,121200,-146500,122000"
    14945 st "SIGNAL trigger_out                  : std_logic
    14946 "
     14858st "SIGNAL trigger_out                  : std_logic"
    1494714859)
    1494814860)
     
    1496514877)
    1496614878xt "-172000,119600,-136500,120400"
    14967 st "SIGNAL trigger_id                   : std_logic_vector(31 downto 0)
    14968 "
     14879st "SIGNAL trigger_id                   : std_logic_vector(31 downto 0)"
    1496914880)
    1497014881)
     
    1498714898)
    1498814899xt "-172000,49200,-119500,50000"
    14989 st "SIGNAL DCM_PS_status                : std_logic_vector(7 DOWNTO 0)                 := (OTHERS => '0')
    14990 "
     14900st "SIGNAL DCM_PS_status                : std_logic_vector(7 DOWNTO 0)                 := (OTHERS => '0')"
    1499114901)
    1499214902)
     
    1521115121)
    1521215122xt "-172000,71600,-119500,72400"
    15213 st "SIGNAL dna                          : STD_LOGIC_VECTOR(63 DOWNTO 0)                := (others => '0')
    15214 "
     15123st "SIGNAL dna                          : STD_LOGIC_VECTOR(63 DOWNTO 0)                := (others => '0')"
    1521515124)
    1521615125)
     
    1523215141)
    1523315142xt "-172000,99600,-125500,100400"
    15234 st "SIGNAL ready                        : STD_LOGIC                                    := '0'
    15235 "
     15143st "SIGNAL ready                        : STD_LOGIC                                    := '0'"
    1523615144)
    1523715145)
     
    1576615674)
    1576715675xt "-172000,88400,-146500,89200"
    15768 st "SIGNAL enable_i                     : std_logic
    15769 "
     15676st "SIGNAL enable_i                     : std_logic"
    1577015677)
    1577115678)
     
    1597715884)
    1597815885xt "-172000,101200,-146500,102000"
    15979 st "SIGNAL reset_synch_i                : std_logic
    15980 "
     15886st "SIGNAL reset_synch_i                : std_logic"
    1598115887)
    1598215888)
     
    1599615902)
    1599715903xt "-172000,118000,-136500,118800"
    15998 st "SIGNAL time                         : std_logic_vector(31 DOWNTO 0)
    15999 "
     15904st "SIGNAL time                         : std_logic_vector(31 DOWNTO 0)"
    1600015905)
    1600115906)
     
    1601715922)
    1601815923xt "-172000,104400,-132000,105200"
    16019 st "SIGNAL rs465_data                   : std_logic_vector(55 DOWNTO 0) --7 byte
    16020 "
     15924st "SIGNAL rs465_data                   : std_logic_vector(55 DOWNTO 0) --7 byte"
    1602115925)
    1602215926)
     
    1604615950-- during EVT header wrinting, this field is left out ... and only written into event header,
    1604715951-- when the DRS chip were read out already.
    16048 SIGNAL FTM_RS485_ready              : std_logic
    16049 "
     15952SIGNAL FTM_RS485_ready              : std_logic"
    1605015953)
    1605115954)
     
    1606615969)
    1606715970xt "-172000,62000,-136500,62800"
    16068 st "SIGNAL c_trigger_mult               : std_logic_vector(15 DOWNTO 0)
    16069 "
     15971st "SIGNAL c_trigger_mult               : std_logic_vector(15 DOWNTO 0)"
    1607015972)
    1607115973)
     
    1608515987)
    1608615988xt "-172000,66000,-146500,66800"
    16087 st "SIGNAL data_ram_empty               : std_logic
    16088 "
     15989st "SIGNAL data_ram_empty               : std_logic"
    1608915990)
    1609015991)
     
    1614916050)
    1615016051xt "-172000,15200,-150000,16000"
    16151 st "ADC_CLK                      : std_logic
    16152 "
     16052st "ADC_CLK                      : std_logic"
    1615316053)
    1615416054)
     
    1654316443)
    1654416444xt "-172000,63600,-120000,64400"
    16545 st "SIGNAL current_dac_array            : dac_array_type                               := ( others => 0)
    16546 "
     16445st "SIGNAL current_dac_array            : dac_array_type                               := ( others => 0)"
    1654716446)
    1654816447)
     
    1656316462)
    1656416463xt "-172000,120400,-146500,121200"
    16565 st "SIGNAL trigger_or_s_trigger         : std_logic
    16566 "
     16464st "SIGNAL trigger_or_s_trigger         : std_logic"
    1656716465)
    1656816466)
     
    1658316481)
    1658416482xt "-172000,89200,-146500,90000"
    16585 st "SIGNAL enabled_trigger_or_s_trigger : std_logic
    16586 "
     16483st "SIGNAL enabled_trigger_or_s_trigger : std_logic"
    1658716484)
    1658816485)
     
    1660116498)
    1660216499xt "-172000,62800,-146500,63600"
    16603 st "SIGNAL cont_trigger                 : std_logic
    16604 "
     16500st "SIGNAL cont_trigger                 : std_logic"
    1660516501)
    1660616502)
     
    1661916515)
    1662016516xt "-172000,107600,-146500,108400"
    16621 st "SIGNAL s_trigger_or_cont_trigger    : std_logic
    16622 "
     16517st "SIGNAL s_trigger_or_cont_trigger    : std_logic"
    1662316518)
    1662416519)
     
    1664016535)
    1664116536xt "-172000,64400,-98500,65200"
    16642 st "SIGNAL dac_setting                  : dac_array_type                               := DEFAULT_DAC --<<-- default defined in fad_definitions.vhd
    16643 "
     16537st "SIGNAL dac_setting                  : dac_array_type                               := DEFAULT_DAC --<<-- default defined in fad_definitions.vhd"
    1664416538)
    1664516539)
     
    1665816552)
    1665916553xt "-172000,103600,-144000,104400"
    16660 st "SIGNAL roi_setting                  : roi_array_type
    16661 "
     16554st "SIGNAL roi_setting                  : roi_array_type"
    1666216555)
    1666316556)
     
    1667716570)
    1667816571xt "-172000,90800,-125500,91600"
    16679 st "SIGNAL memory_manager_config_start  : std_logic                                    := '0'
    16680 "
     16572st "SIGNAL memory_manager_config_start  : std_logic                                    := '0'"
    1668116573)
    1668216574)
     
    1669516587)
    1669616588xt "-172000,91600,-146500,92400"
    16697 st "SIGNAL memory_manager_config_valid  : std_logic
    16698 "
     16589st "SIGNAL memory_manager_config_valid  : std_logic"
    1669916590)
    1670016591)
     
    1671416605)
    1671516606xt "-172000,113200,-125500,114000"
    16716 st "SIGNAL spi_interface_config_start   : std_logic                                    := '0'
    16717 "
     16607st "SIGNAL spi_interface_config_start   : std_logic                                    := '0'"
    1671816608)
    1671916609)
     
    1673216622)
    1673316623xt "-172000,114000,-146500,114800"
    16734 st "SIGNAL spi_interface_config_valid   : std_logic
    16735 "
     16624st "SIGNAL spi_interface_config_valid   : std_logic"
    1673616625)
    1673716626)
     
    1768317572)
    1768417573xt "-172000,73200,-146500,74000"
    17685 st "SIGNAL dout0                        : STD_LOGIC
    17686 "
     17574st "SIGNAL dout0                        : STD_LOGIC"
    1768717575)
    1768817576)
     
    1770117589)
    1770217590xt "-172000,74000,-146500,74800"
    17703 st "SIGNAL dout1                        : STD_LOGIC
    17704 "
     17591st "SIGNAL dout1                        : STD_LOGIC"
    1770517592)
    1770617593)
     
    1771917606)
    1772017607xt "-172000,74800,-146500,75600"
    17721 st "SIGNAL dout2                        : STD_LOGIC
    17722 "
     17608st "SIGNAL dout2                        : STD_LOGIC"
    1772317609)
    1772417610)
     
    1773717623)
    1773817624xt "-172000,75600,-146500,76400"
    17739 st "SIGNAL dout3                        : STD_LOGIC
    17740 "
     17625st "SIGNAL dout3                        : STD_LOGIC"
    1774117626)
    1774217627)
     
    1820318088)
    1820418089xt "-172000,72400,-146500,73200"
    18205 st "SIGNAL dout                         : STD_LOGIC
    18206 "
     18090st "SIGNAL dout                         : STD_LOGIC"
    1820718091)
    1820818092)
     
    1822118105)
    1822218106xt "-172000,56400,-146500,57200"
    18223 st "SIGNAL I_really_want_dwrite         : STD_LOGIC
    18224 "
     18107st "SIGNAL I_really_want_dwrite         : STD_LOGIC"
    1822518108)
    1822618109)
     
    1824018123)
    1824118124xt "-172000,86000,-125500,86800"
    18242 st "SIGNAL dwrite_enable_w5300          : std_logic                                    := '1'
    18243 "
     18125st "SIGNAL dwrite_enable_w5300          : std_logic                                    := '1'"
    1824418126)
    1824518127)
     
    1825918141)
    1826018142xt "-172000,86800,-125500,87600"
    18261 st "SIGNAL dwrite_global_enable         : std_logic                                    := '1'
    18262 "
     18143st "SIGNAL dwrite_global_enable         : std_logic                                    := '1'"
    1826318144)
    1826418145)
     
    1864418525)
    1864518526xt "-172000,76400,-146500,77200"
    18646 st "SIGNAL dout4                        : STD_LOGIC
    18647 "
     18527st "SIGNAL dout4                        : STD_LOGIC"
    1864818528)
    1864918529)
     
    1866318543)
    1866418544xt "-172000,87600,-125500,88400"
    18665 st "SIGNAL dwrite_trigger_manager       : std_logic                                    := '1'
    18666 "
     18545st "SIGNAL dwrite_trigger_manager       : std_logic                                    := '1'"
    1866718546)
    1866818547)
     
    1922419103)
    1922519104xt "-172000,68400,-112000,69200"
    19226 st "SIGNAL denable_sig                  : std_logic                                    := '0' -- default domino wave off
    19227 "
     19105st "SIGNAL denable_sig                  : std_logic                                    := '0' -- default domino wave off"
    1922819106)
    1922919107)
     
    1924219120)
    1924319121xt "-172000,50000,-146500,50800"
    19244 st "SIGNAL DCM_locked_status            : std_logic
    19245 "
     19122st "SIGNAL DCM_locked_status            : std_logic"
    1924619123)
    1924719124)
     
    1926019137)
    1926119138xt "-172000,50800,-146500,51600"
    19262 st "SIGNAL DCM_ready_status             : std_logic
    19263 "
     19139st "SIGNAL DCM_ready_status             : std_logic"
    1926419140)
    1926519141)
     
    1927919155)
    1928019156xt "-172000,39200,-129000,40000"
    19281 st "trigger_veto                 : std_logic                                    := '1'
    19282 "
     19157st "trigger_veto                 : std_logic                                    := '1'"
    1928319158)
    1928419159)
     
    1968719562font "Arial,8,1"
    1968819563)
    19689 xt "-15000,159000,-13200,160000"
    19690 st "U_7"
     19564xt "-15000,159000,-7200,160000"
     19565st "Inst_rs485_receiver"
    1969119566blo "-15000,159800"
    1969219567tm "InstanceNameMgr"
     
    1993319808)
    1993419809xt "-172000,4800,-150000,5600"
    19935 st "FTM_RS485_rx_d               : std_logic
    19936 "
     19810st "FTM_RS485_rx_d               : std_logic"
    1993719811)
    1993819812)
     
    1995119825)
    1995219826xt "-172000,20000,-150000,20800"
    19953 st "FTM_RS485_tx_d               : std_logic
    19954 "
     19827st "FTM_RS485_tx_d               : std_logic"
    1995519828)
    1995619829)
     
    1996919842)
    1997019843xt "-172000,19200,-150000,20000"
    19971 st "FTM_RS485_rx_en              : std_logic
    19972 "
     19844st "FTM_RS485_rx_en              : std_logic"
    1997319845)
    1997419846)
     
    1998719859)
    1998819860xt "-172000,20800,-150000,21600"
    19989 st "FTM_RS485_tx_en              : std_logic
    19990 "
     19861st "FTM_RS485_tx_en              : std_logic"
    1999119862)
    1999219863)
     
    2000619877)
    2000719878xt "-172000,100400,-125500,101200"
    20008 st "SIGNAL rec_timeout_occured          : std_logic                                    := '0'
    20009 "
     19879st "SIGNAL rec_timeout_occured          : std_logic                                    := '0'"
    2001019880)
    2001119881)
     
    2002519895)
    2002619896xt "-172000,102000,-125500,102800"
    20027 st "SIGNAL reset_trigger_id             : std_logic                                    := '0'
    20028 "
     19897st "SIGNAL reset_trigger_id             : std_logic                                    := '0'"
    2002919898)
    2003019899)
     
    2009019959)
    2009119960xt "-172000,40000,-115000,40800"
    20092 st "w5300_state                  : std_logic_vector(7 DOWNTO 0) -- state is encoded here ... useful for debugging.
    20093 "
     19961st "w5300_state                  : std_logic_vector(7 DOWNTO 0) -- state is encoded here ... useful for debugging."
    2009419962)
    2009519963)
     
    2010819976)
    2010919977xt "-172000,28800,-150000,29600"
    20110 st "debug_data_ram_empty         : std_logic
    20111 "
     19978st "debug_data_ram_empty         : std_logic"
    2011219979)
    2011319980)
     
    2017020037)
    2017120038xt "-172000,29600,-150000,30400"
    20172 st "debug_data_valid             : std_logic
    20173 "
     20039st "debug_data_valid             : std_logic"
    2017420040)
    2017520041)
     
    2042520291)
    2042620292xt "-172000,112400,-146500,113200"
    20427 st "SIGNAL software_trigger_in          : std_logic
    20428 "
     20293st "SIGNAL software_trigger_in          : std_logic"
    2042920294)
    2043020295)
     
    2049120356)
    2049220357xt "-172000,34400,-115000,35200"
    20493 st "mem_manager_state            : std_logic_vector(3 DOWNTO 0) -- state is encoded here ... useful for debugging.
    20494 "
     20358st "mem_manager_state            : std_logic_vector(3 DOWNTO 0) -- state is encoded here ... useful for debugging."
    2049520359)
    2049620360)
     
    2050920373)
    2051020374xt "-172000,90000,-146500,90800"
    20511 st "SIGNAL is_idle                      : std_logic
    20512 "
     20375st "SIGNAL is_idle                      : std_logic"
    2051320376)
    2051420377)
     
    2057520438xt "-172000,17600,-140500,19200"
    2057620439st "-- for debugging
    20577 DG_state                     : std_logic_vector(7 downto 0)
    20578 "
     20440DG_state                     : std_logic_vector(7 downto 0)"
    2057920441)
    2058020442)
     
    2139621258)
    2139721259xt "-172000,66800,-125500,67600"
    21398 st "SIGNAL data_valid_ack               : std_logic                                    := '0'
    21399 "
     21260st "SIGNAL data_valid_ack               : std_logic                                    := '0'"
    2140021261)
    2140121262)
     
    2141521276)
    2141621277xt "-172000,70000,-125500,70800"
    21417 st "SIGNAL dg_start_config              : std_logic                                    := '0'
    21418 "
     21278st "SIGNAL dg_start_config              : std_logic                                    := '0'"
    2141921279)
    2142021280)
     
    2143321293)
    2143421294xt "-172000,69200,-146500,70000"
    21435 st "SIGNAL dg_config_done               : std_logic
    21436 "
     21295st "SIGNAL dg_config_done               : std_logic"
    2143721296)
    2143821297)
     
    2145621315xt "-172000,105200,-136500,106800"
    2145721316st "-- EVT HEADER - part 6
    21458 SIGNAL runnumber                    : std_logic_vector(31 downto 0)
    21459 "
     21317SIGNAL runnumber                    : std_logic_vector(31 downto 0)"
    2146021318)
    2146121319)
     
    2147721335)
    2147821336xt "-172000,38400,-125000,39200"
    21479 st "socket_tx_free_out           : std_logic_vector(16 DOWNTO 0) -- 17bit value .. that's true
    21480 "
     21337st "socket_tx_free_out           : std_logic_vector(16 DOWNTO 0) -- 17bit value .. that's true"
    2148121338)
    2148221339)
     
    2224122098)
    2224222099xt "-172000,77200,-146500,78000"
    22243 st "SIGNAL dout5                        : std_logic
    22244 "
     22100st "SIGNAL dout5                        : std_logic"
    2224522101)
    2224622102)
     
    2226022116)
    2226122117xt "-172000,122000,-125500,122800"
    22262 st "SIGNAL trigger_veto1                : std_logic                                    := '1'
    22263 "
     22118st "SIGNAL trigger_veto1                : std_logic                                    := '1'"
    2226422119)
    2226522120)
     
    3023030085)
    3023130086windowSize "0,22,1681,1050"
    30232 viewArea "-59900,89700,36592,148176"
     30087viewArea "-40628,107718,55864,168042"
    3023330088cachedDiagramExtent "-174000,-16000,261100,353300"
    3023430089pageSetupInfo (PageSetupInfo
     
    3025630111hasePageBreakOrigin 1
    3025730112pageBreakOrigin "-73000,0"
    30258 lastUid 30018,0
     30113lastUid 30231,0
    3025930114defaultCommentText (CommentText
    3026030115shape (Rectangle
  • firmware/FAD/FACT_FAD_20MHz_VAR_PS/FACT_FAD_lib/hds/@f@a@d_main/struct.bd.bak

    r10958 r10988  
    348348)
    349349(Instance
    350 name "U_7"
     350name "Inst_rs485_receiver"
    351351duLibraryName "FACT_FAD_lib"
    352352duName "FAD_rs485_receiver"
     
    470470(vvPair
    471471variable "date"
    472 value "09.06.2011"
     472value "10.06.2011"
    473473)
    474474(vvPair
    475475variable "day"
    476 value "Do"
     476value "Fr"
    477477)
    478478(vvPair
    479479variable "day_long"
    480 value "Donnerstag"
     480value "Freitag"
    481481)
    482482(vvPair
    483483variable "dd"
    484 value "09"
     484value "10"
    485485)
    486486(vvPair
     
    622622(vvPair
    623623variable "time"
    624 value "16:33:39"
     624value "10:56:40"
    625625)
    626626(vvPair
     
    713713font "Courier New,8,0"
    714714)
    715 xt "-172000,128400,-125500,129200"
     715xt "-172000,127600,-125500,128400"
    716716st "SIGNAL write_ea                     : std_logic_vector(0 downto 0)                 := \"0\""
    717717)
     
    731731font "Courier New,8,0"
    732732)
    733 xt "-172000,61200,-129000,62000"
     733xt "-172000,60400,-129000,61200"
    734734st "SIGNAL addr_out                     : std_logic_vector(RAMADDRWIDTH64b-1 DOWNTO 0)"
    735735)
     
    749749font "Courier New,8,0"
    750750)
    751 xt "-172000,66000,-136500,66800"
     751xt "-172000,65200,-136500,66000"
    752752st "SIGNAL data_out                     : std_logic_vector(63 DOWNTO 0)"
    753753)
     
    767767font "Courier New,8,0"
    768768)
    769 xt "-172000,96400,-129000,97200"
     769xt "-172000,95600,-129000,96400"
    770770st "SIGNAL ram_addr                     : std_logic_vector(RAMADDRWIDTH64b+1 DOWNTO 0)"
    771771)
     
    785785font "Courier New,8,0"
    786786)
    787 xt "-172000,97200,-136500,98000"
     787xt "-172000,96400,-136500,97200"
    788788st "SIGNAL ram_data                     : std_logic_vector(15 downto 0)"
    789789)
     
    803803font "Courier New,8,0"
    804804)
    805 xt "-172000,44000,-129000,44800"
     805xt "-172000,43200,-129000,44000"
    806806st "wiz_reset                    : std_logic                                    := '1'"
    807807)
     
    821821font "Courier New,8,0"
    822822)
    823 xt "-172000,41600,-140500,42400"
     823xt "-172000,40800,-140500,41600"
    824824st "wiz_addr                     : std_logic_vector(9 DOWNTO 0)"
    825825)
     
    839839font "Courier New,8,0"
    840840)
    841 xt "-172000,46400,-140000,47200"
     841xt "-172000,45600,-140000,46400"
    842842st "wiz_data                     : std_logic_vector(15 DOWNTO 0)"
    843843)
     
    857857font "Courier New,8,0"
    858858)
    859 xt "-172000,42400,-129000,43200"
     859xt "-172000,41600,-129000,42400"
    860860st "wiz_cs                       : std_logic                                    := '1'"
    861861)
     
    875875font "Courier New,8,0"
    876876)
    877 xt "-172000,44800,-129000,45600"
     877xt "-172000,44000,-129000,44800"
    878878st "wiz_wr                       : std_logic                                    := '1'"
    879879)
     
    893893font "Courier New,8,0"
    894894)
    895 xt "-172000,43200,-129000,44000"
     895xt "-172000,42400,-129000,43200"
    896896st "wiz_rd                       : std_logic                                    := '1'"
    897897)
     
    57075707font "Courier New,8,0"
    57085708)
    5709 xt "-172000,98000,-129000,98800"
     5709xt "-172000,97200,-129000,98000"
    57105710st "SIGNAL ram_start_addr               : std_logic_vector(RAMADDRWIDTH64b-1 DOWNTO 0)"
    57115711)
     
    57265726font "Courier New,8,0"
    57275727)
    5728 xt "-172000,125200,-125500,126000"
     5728xt "-172000,124400,-125500,125200"
    57295729st "SIGNAL wiz_write_ea                 : std_logic                                    := '0'"
    57305730)
     
    57465746font "Courier New,8,0"
    57475747)
    5748 xt "-172000,127600,-119500,128400"
     5748xt "-172000,126800,-119500,127600"
    57495749st "SIGNAL wiz_write_length             : std_logic_vector(16 downto 0)                := (others => '0')"
    57505750)
     
    57675767font "Courier New,8,0"
    57685768)
    5769 xt "-172000,124400,-119500,125200"
     5769xt "-172000,123600,-119500,124400"
    57705770st "SIGNAL wiz_ram_start_addr           : std_logic_vector(RAMADDRWIDTH64b+1 DOWNTO 0) := (others => '0')"
    57715771)
     
    57875787font "Courier New,8,0"
    57885788)
    5789 xt "-172000,123600,-119500,124400"
     5789xt "-172000,122800,-119500,123600"
    57905790st "SIGNAL wiz_number_of_channels       : std_logic_vector(3 downto 0)                 := (others => '0')"
    57915791)
     
    58065806font "Courier New,8,0"
    58075807)
    5808 xt "-172000,126000,-125500,126800"
     5808xt "-172000,125200,-125500,126000"
    58095809st "SIGNAL wiz_write_end                : std_logic                                    := '0'"
    58105810)
     
    58255825font "Courier New,8,0"
    58265826)
    5827 xt "-172000,126800,-125500,127600"
     5827xt "-172000,126000,-125500,126800"
    58285828st "SIGNAL wiz_write_header             : std_logic                                    := '0'"
    58295829)
     
    58425842font "Courier New,8,0"
    58435843)
    5844 xt "-172000,98800,-146500,99600"
     5844xt "-172000,98000,-146500,98800"
    58455845st "SIGNAL ram_write_ea                 : std_logic"
    58465846)
     
    58605860font "Courier New,8,0"
    58615861)
    5862 xt "-172000,99600,-125500,100400"
     5862xt "-172000,98800,-125500,99600"
    58635863st "SIGNAL ram_write_ready              : std_logic                                    := '0'"
    58645864)
     
    58775877font "Courier New,8,0"
    58785878)
    5879 xt "-172000,103600,-145000,104400"
     5879xt "-172000,102800,-145000,103600"
    58805880st "SIGNAL roi_max                      : roi_max_type"
    58815881)
     
    58955895font "Courier New,8,0"
    58965896)
    5897 xt "-172000,93200,-136500,94000"
     5897xt "-172000,92400,-136500,93200"
    58985898st "SIGNAL package_length               : std_logic_vector(15 downto 0)"
    58995899)
     
    61186118bg "0,0,32768"
    61196119)
    6120 xt "85200,178000,96000,179000"
     6120xt "85200,178000,95900,179000"
    61216121st "
    61226122by %user on %dd %month %year
     
    65186518font "Courier New,8,0"
    65196519)
    6520 xt "-172000,49200,-146500,50000"
     6520xt "-172000,48400,-146500,49200"
    65216521st "SIGNAL CLK_25                       : std_logic"
    65226522)
     
    66776677font "Courier New,8,0"
    66786678)
    6679 xt "-172000,78800,-125500,79600"
     6679xt "-172000,78000,-125500,78800"
    66806680st "SIGNAL drs_clk_en                   : std_logic                                    := '0'"
    66816681)
     
    66946694font "Courier New,8,0"
    66956695)
    6696 xt "-172000,85200,-140500,86000"
     6696xt "-172000,84400,-140500,85200"
    66976697st "SIGNAL drs_s_cell_array             : drs_s_cell_array_type"
    66986698)
     
    67126712font "Courier New,8,0"
    67136713)
    6714 xt "-172000,79600,-125500,80400"
     6714xt "-172000,78800,-125500,79600"
    67156715st "SIGNAL drs_read_s_cell              : std_logic                                    := '0'"
    67166716)
     
    71047104font "Courier New,8,0"
    71057105)
    7106 xt "-172000,80400,-146500,81200"
     7106xt "-172000,79600,-146500,80400"
    71077107st "SIGNAL drs_read_s_cell_ready        : std_logic"
    71087108)
     
    79047904font "Courier New,8,0"
    79057905)
    7906 xt "-172000,110800,-146500,111600"
     7906xt "-172000,110000,-146500,110800"
    79077907st "SIGNAL sensor_ready                 : std_logic"
    79087908)
     
    79217921font "Courier New,8,0"
    79227922)
    7923 xt "-172000,110000,-142500,110800"
     7923xt "-172000,109200,-142500,110000"
    79247924st "SIGNAL sensor_array                 : sensor_array_type"
    79257925)
     
    79407940font "Courier New,8,0"
    79417941)
    7942 xt "-172000,60400,-137000,61200"
     7942xt "-172000,59600,-137000,60400"
    79437943st "SIGNAL adc_otr                      : std_logic_vector(3 DOWNTO 0)"
    79447944)
     
    79577957font "Courier New,8,0"
    79587958)
    7959 xt "-172000,59600,-141500,60400"
     7959xt "-172000,58800,-141500,59600"
    79607960st "SIGNAL adc_data_array_int           : adc_data_array_type"
    79617961)
     
    82668266n "sclk"
    82678267t "std_logic"
    8268 o 10
     8268o 9
    82698269suid 1,0
    82708270)
     
    84088408n "sensor_array"
    84098409t "sensor_array_type"
    8410 o 11
     8410o 10
    84118411suid 13,0
    84128412)
     
    84448444n "sensor_ready"
    84458445t "std_logic"
    8446 o 13
     8446o 12
    84478447suid 14,0
    84488448)
     
    85158515t "std_logic_vector"
    85168516b "(3 DOWNTO 0)"
    8517 o 12
     8517o 11
    85188518suid 16,0
    85198519)
     
    85868586n "mosi"
    85878587t "std_logic"
    8588 o 9
     8588o 8
    85898589suid 19,0
    85908590i "'0'"
     
    86248624preAdd 0
    86258625posAdd 0
    8626 o 14
     8626o 13
    86278627suid 20,0
    86288628)
     
    87018701)
    87028702)
    8703 *252 (CptPort
    8704 uid 29557,0
    8705 ps "OnEdgeStrategy"
    8706 shape (Triangle
    8707 uid 29558,0
    8708 ro 90
    8709 va (VaSet
    8710 vasetType 1
    8711 fg "0,65535,0"
    8712 )
    8713 xt "-3000,127625,-2250,128375"
    8714 )
    8715 tg (CPTG
    8716 uid 29559,0
    8717 ps "CptPortTextPlaceStrategy"
    8718 stg "RightVerticalLayoutStrategy"
    8719 f (Text
    8720 uid 29560,0
    8721 va (VaSet
    8722 )
    8723 xt "-12900,127500,-4000,128500"
    8724 st "debug_16bit : (15:0)"
    8725 ju 2
    8726 blo "-4000,128300"
    8727 )
    8728 )
    8729 thePort (LogicalPort
    8730 m 1
    8731 decl (Decl
    8732 n "debug_16bit"
    8733 t "std_logic_vector"
    8734 b "( 15 DOWNTO 0 )"
    8735 o 8
    8736 suid 24,0
    8737 )
    8738 )
    8739 )
    87408703]
    87418704shape (Rectangle
     
    87558718stg "VerticalLayoutStrategy"
    87568719textVec [
    8757 *253 (Text
     8720*252 (Text
    87588721uid 5796,0
    87598722va (VaSet
     
    87658728tm "BdLibraryNameMgr"
    87668729)
    8767 *254 (Text
     8730*253 (Text
    87688731uid 5797,0
    87698732va (VaSet
     
    87758738tm "CptNameMgr"
    87768739)
    8777 *255 (Text
     8740*254 (Text
    87788741uid 5798,0
    87798742va (VaSet
     
    88218784archFileType "UNKNOWN"
    88228785)
    8823 *256 (Net
     8786*255 (Net
    88248787uid 5811,0
    88258788decl (Decl
     
    88388801)
    88398802)
    8840 *257 (Net
     8803*256 (Net
    88418804uid 5819,0
    88428805decl (Decl
     
    88538816font "Courier New,8,0"
    88548817)
    8855 xt "-172000,45600,-150000,46400"
     8818xt "-172000,44800,-150000,45600"
    88568819st "sio                          : std_logic"
    88578820)
    88588821)
    8859 *258 (Net
     8822*257 (Net
    88608823uid 5827,0
    88618824decl (Decl
     
    88748837)
    88758838)
    8876 *259 (Net
     8839*258 (Net
    88778840uid 5835,0
    88788841decl (Decl
     
    88928855)
    88938856)
    8894 *260 (PortIoOut
     8857*259 (PortIoOut
    88958858uid 5843,0
    88968859shape (CompositeShape
     
    89378900)
    89388901)
    8939 *261 (PortIoInOut
     8902*260 (PortIoInOut
    89408903uid 5849,0
    89418904shape (CompositeShape
     
    89828945)
    89838946)
    8984 *262 (PortIoOut
     8947*261 (PortIoOut
    89858948uid 5855,0
    89868949shape (CompositeShape
     
    90278990)
    90288991)
    9029 *263 (PortIoOut
     8992*262 (PortIoOut
    90308993uid 5861,0
    90318994shape (CompositeShape
     
    90729035)
    90739036)
    9074 *264 (Net
     9037*263 (Net
    90759038uid 6158,0
    90769039decl (Decl
     
    90909053)
    90919054)
    9092 *265 (PortIoOut
     9055*264 (PortIoOut
    90939056uid 6166,0
    90949057shape (CompositeShape
     
    91359098)
    91369099)
    9137 *266 (Net
     9100*265 (Net
    91389101uid 6360,0
    91399102decl (Decl
     
    91559118)
    91569119)
    9157 *267 (PortIoOut
     9120*266 (PortIoOut
    91589121uid 6368,0
    91599122shape (CompositeShape
     
    91999162)
    92009163)
    9201 *268 (MWC
     9164*267 (MWC
    92029165uid 6529,0
    92039166optionalChildren [
    9204 *269 (CptPort
     9167*268 (CptPort
    92059168uid 6501,0
    92069169optionalChildren [
    9207 *270 (Line
     9170*269 (Line
    92089171uid 6505,0
    92099172layer 5
     
    92189181]
    92199182)
    9220 *271 (Property
     9183*270 (Property
    92219184uid 6506,0
    92229185pclass "_MW_GEOM_"
     
    92639226)
    92649227)
    9265 *272 (CptPort
     9228*271 (CptPort
    92669229uid 6507,0
    92679230optionalChildren [
    9268 *273 (Line
     9231*272 (Line
    92699232uid 6511,0
    92709233layer 5
     
    93189281)
    93199282)
    9320 *274 (CptPort
     9283*273 (CptPort
    93219284uid 6512,0
    93229285optionalChildren [
    9323 *275 (Line
     9286*274 (Line
    93249287uid 6516,0
    93259288layer 5
     
    93739336)
    93749337)
    9375 *276 (CommentGraphic
     9338*275 (CommentGraphic
    93769339uid 6517,0
    93779340optionalChildren [
    9378 *277 (Property
     9341*276 (Property
    93799342uid 6519,0
    93809343pclass "_MW_GEOM_"
     
    94009363oxt "11000,10000,11000,10000"
    94019364)
    9402 *278 (CommentGraphic
     9365*277 (CommentGraphic
    94039366uid 6520,0
    94049367optionalChildren [
    9405 *279 (Property
     9368*278 (Property
    94069369uid 6522,0
    94079370pclass "_MW_GEOM_"
     
    94279390oxt "11000,6000,11000,6000"
    94289391)
    9429 *280 (Grouping
     9392*279 (Grouping
    94309393uid 6523,0
    94319394optionalChildren [
    9432 *281 (CommentGraphic
     9395*280 (CommentGraphic
    94339396uid 6525,0
    94349397shape (PolyLine2D
     
    94519414oxt "9000,6000,11000,10000"
    94529415)
    9453 *282 (CommentGraphic
     9416*281 (CommentGraphic
    94549417uid 6527,0
    94559418shape (Arc2D
     
    95049467stg "VerticalLayoutStrategy"
    95059468textVec [
    9506 *283 (Text
     9469*282 (Text
    95079470uid 6532,0
    95089471va (VaSet
     
    95149477blo "-91500,76300"
    95159478)
    9516 *284 (Text
     9479*283 (Text
    95179480uid 6533,0
    95189481va (VaSet
     
    95239486blo "-91500,77300"
    95249487)
    9525 *285 (Text
     9488*284 (Text
    95269489uid 6534,0
    95279490va (VaSet
     
    95689531)
    95699532)
    9570 *286 (SaComponent
     9533*285 (SaComponent
    95719534uid 8277,0
    95729535optionalChildren [
    9573 *287 (CptPort
     9536*286 (CptPort
    95749537uid 8246,0
    95759538ps "OnEdgeStrategy"
     
    96089571)
    96099572)
    9610 *288 (CptPort
     9573*287 (CptPort
    96119574uid 8250,0
    96129575ps "OnEdgeStrategy"
     
    96469609)
    96479610)
    9648 *289 (CptPort
     9611*288 (CptPort
    96499612uid 8254,0
    96509613ps "OnEdgeStrategy"
     
    96849647)
    96859648)
    9686 *290 (CptPort
     9649*289 (CptPort
    96879650uid 8258,0
    96889651ps "OnEdgeStrategy"
     
    97229685)
    97239686)
    9724 *291 (CptPort
     9687*290 (CptPort
    97259688uid 8262,0
    97269689ps "OnEdgeStrategy"
     
    97609723)
    97619724)
    9762 *292 (CptPort
     9725*291 (CptPort
    97639726uid 8266,0
    97649727ps "OnEdgeStrategy"
     
    97999762)
    98009763)
    9801 *293 (CptPort
     9764*292 (CptPort
    98029765uid 8270,0
    98039766ps "OnEdgeStrategy"
     
    98569819stg "VerticalLayoutStrategy"
    98579820textVec [
    9858 *294 (Text
     9821*293 (Text
    98599822uid 8280,0
    98609823va (VaSet
     
    98669829tm "BdLibraryNameMgr"
    98679830)
    9868 *295 (Text
     9831*294 (Text
    98699832uid 8281,0
    98709833va (VaSet
     
    98769839tm "CptNameMgr"
    98779840)
    9878 *296 (Text
     9841*295 (Text
    98799842uid 8282,0
    98809843va (VaSet
     
    99249887archFileType "UNKNOWN"
    99259888)
    9926 *297 (Net
     9889*296 (Net
    99279890uid 8746,0
    99289891decl (Decl
     
    99379900font "Courier New,8,0"
    99389901)
    9939 xt "-172000,109200,-146500,110000"
     9902xt "-172000,108400,-146500,109200"
    99409903st "SIGNAL sclk_enable                  : std_logic"
    99419904)
    99429905)
    9943 *298 (Net
     9906*297 (Net
    99449907uid 9004,0
    99459908lang 2
     
    99559918font "Courier New,8,0"
    99569919)
    9957 xt "-172000,58800,-146500,59600"
     9920xt "-172000,58000,-146500,58800"
    99589921st "SIGNAL adc_clk_en                   : std_logic"
    99599922)
    99609923)
    9961 *299 (SaComponent
     9924*298 (SaComponent
    99629925uid 9175,0
    99639926optionalChildren [
    9964 *300 (CptPort
     9927*299 (CptPort
    99659928uid 9120,0
    99669929ps "OnEdgeStrategy"
     
    99999962)
    100009963)
    10001 *301 (CptPort
     9964*300 (CptPort
    100029965uid 9124,0
    100039966ps "OnEdgeStrategy"
     
    100369999)
    1003710000)
    10038 *302 (CptPort
     10001*301 (CptPort
    1003910002uid 9128,0
    1004010003ps "OnEdgeStrategy"
     
    1007110034)
    1007210035)
    10073 *303 (CptPort
     10036*302 (CptPort
    1007410037uid 9211,0
    1007510038ps "OnEdgeStrategy"
     
    1010810071)
    1010910072)
    10110 *304 (CptPort
     10073*303 (CptPort
    1011110074uid 9215,0
    1011210075ps "OnEdgeStrategy"
     
    1014310106)
    1014410107)
    10145 *305 (CptPort
     10108*304 (CptPort
    1014610109uid 9219,0
    1014710110ps "OnEdgeStrategy"
     
    1017810141)
    1017910142)
    10180 *306 (CptPort
     10143*305 (CptPort
    1018110144uid 10030,0
    1018210145ps "OnEdgeStrategy"
     
    1021310176)
    1021410177)
    10215 *307 (CptPort
     10178*306 (CptPort
    1021610179uid 15170,0
    1021710180ps "OnEdgeStrategy"
     
    1025410217)
    1025510218)
    10256 *308 (CptPort
     10219*307 (CptPort
    1025710220uid 23071,0
    1025810221ps "OnEdgeStrategy"
     
    1029110254)
    1029210255)
    10293 *309 (CptPort
     10256*308 (CptPort
    1029410257uid 23075,0
    1029510258ps "OnEdgeStrategy"
     
    1034510308