Ignore:
Timestamp:
05/17/10 08:32:09 (11 years ago)
Author:
qweitzel
Message:
updated FTU_top entity
File:
1 edited

Legend:

Unmodified
Added
Removed
  • FPGA/FTU/FTU_top_tb.vhd

    r158 r207  
    4242      -- global control
    4343      ext_clk   : IN  STD_LOGIC;                      -- external clock from FTU board
    44       reset     : in  STD_LOGIC;                      -- reset
    45       brd_add   : IN  STD_LOGIC_VECTOR(7 downto 0);   -- global board address
     44      brd_add   : IN  STD_LOGIC_VECTOR(5 downto 0);   -- global board address
    4645
    4746      -- rate counters LVDS inputs
     
    5958
    6059      -- DAC interface
    61       -- miso          : IN  STD_LOGIC;                  -- master-in-slave-out
    6260      sck           : OUT STD_LOGIC;                  -- serial clock to DAC
    6361      mosi          : OUT STD_LOGIC;                  -- serial data to DAC, master-out-slave-in
     
    7876
    7977      -- testpoints
    80       TP_A       : out STD_LOGIC_VECTOR(7 downto 0)   -- testpoints
     78      TP_A       : out STD_LOGIC_VECTOR(11 downto 0)   -- testpoints
    8179    );
    8280  end component;
     
    8482  --Inputs
    8583  signal ext_clk     : STD_LOGIC := '0';
    86   signal reset       : STD_LOGIC := '0';
    87   signal brd_add     : STD_LOGIC_VECTOR(7 downto 0) := (others => '0');
     84  signal brd_add     : STD_LOGIC_VECTOR(5 downto 0) := (others => '0');
    8885  signal patch_A_p   : STD_LOGIC := '0';
    8986  signal patch_A_n   : STD_LOGIC := '0';
     
    9693  signal trig_prim_p : STD_LOGIC := '0';
    9794  signal trig_prim_n : STD_LOGIC := '0';
    98   -- signal miso        : STD_LOGIC := '0';
    9995  signal rx          : STD_LOGIC := '0';
    10096
     
    111107  signal rx_en     : STD_LOGIC;
    112108  signal tx_en     : STD_LOGIC;
    113   signal TP_A      : STD_LOGIC_VECTOR(7 downto 0);
     109  signal TP_A      : STD_LOGIC_VECTOR(11 downto 0);
    114110 
    115111  -- Clock period definitions
     
    122118    port map(
    123119      ext_clk     => ext_clk,
    124       reset       => reset,
    125120      brd_add     => brd_add,
    126121      patch_A_p   => patch_A_p,
     
    134129      trig_prim_p => trig_prim_p,
    135130      trig_prim_n => trig_prim_n,
    136       -- miso        => miso,
    137131      rx          => rx,
    138132      rx_en       => rx_en,
Note: See TracChangeset for help on using the changeset viewer.