Index: FPGA/FTU/test_firmware/FTU_test2/FTU_test2.vhd
===================================================================
--- FPGA/FTU/test_firmware/FTU_test2/FTU_test2.vhd	(revision 236)
+++ FPGA/FTU/test_firmware/FTU_test2/FTU_test2.vhd	(revision 237)
@@ -89,5 +89,4 @@
       clk      : IN  STD_LOGIC;
       reset    : IN  STD_LOGIC;
-      miso     : IN  STD_LOGIC;
       clr      : OUT STD_LOGIC;
       mosi     : OUT STD_LOGIC;
@@ -118,5 +117,4 @@
       clk   => clk_50M_sig,
       reset => reset_sig,
-      miso  => '0',
       clr   => clr,
       mosi  => mosi,
Index: FPGA/FTU/test_firmware/FTU_test2/FTU_test2_dac_control.vhd
===================================================================
--- FPGA/FTU/test_firmware/FTU_test2/FTU_test2_dac_control.vhd	(revision 236)
+++ FPGA/FTU/test_firmware/FTU_test2/FTU_test2_dac_control.vhd	(revision 237)
@@ -34,5 +34,4 @@
     clk      : IN     STD_LOGIC;
     reset    : IN     STD_LOGIC;
-    miso     : IN     STD_LOGIC;
     clr      : OUT    STD_LOGIC;
     mosi     : OUT    STD_LOGIC;
@@ -70,5 +69,4 @@
   signal reset_sig          : std_logic;
 
-  signal miso_sig           : std_logic;
   signal clr_sig            : std_logic;
   signal mosi_sig           : std_logic := '0';
@@ -95,5 +93,4 @@
   reset_sig <= reset;
   clk_sig <= clk;
-  miso_sig <= miso;
   mosi <= mosi_sig;
   sck <= serial_clock_sig;
@@ -139,5 +136,5 @@
       mosi           => mosi_sig,
       sclk           => serial_clock_sig,
-      miso           => miso_sig
+      miso           => open
     );