Changeset 10901 for firmware


Ignore:
Timestamp:
Jun 1, 2011, 4:53:00 PM (8 years ago)
Author:
neise
Message:
gui stuff
Location:
firmware/FAD/FACT_FAD_20MHz_VAR_PS/FACT_FAD_lib/hds
Files:
10 added
4 edited

Legend:

Unmodified
Added
Removed
  • firmware/FAD/FACT_FAD_20MHz_VAR_PS/FACT_FAD_lib/hds/@f@a@d_main/struct.bd

    r10883 r10901  
    400400)
    401401version "29.1"
    402 appVersion "2009.1 (Build 12)"
     402appVersion "2009.2 (Build 10)"
    403403noEmbeddedEditors 1
    404404model (BlockDiag
     
    407407(vvPair
    408408variable "HDLDir"
    409 value "D:\\firmware\\FAD\\FACT_FAD_20MHz_VAR_PS\\FACT_FAD_lib\\hdl"
     409value "C:\\fact.isdc.unige.ch_svn_firmware\\FAD\\FACT_FAD_20MHz_VAR_PS\\FACT_FAD_lib\\hdl"
    410410)
    411411(vvPair
    412412variable "HDSDir"
    413 value "D:\\firmware\\FAD\\FACT_FAD_20MHz_VAR_PS\\FACT_FAD_lib\\hds"
     413value "C:\\fact.isdc.unige.ch_svn_firmware\\FAD\\FACT_FAD_20MHz_VAR_PS\\FACT_FAD_lib\\hds"
    414414)
    415415(vvPair
    416416variable "SideDataDesignDir"
    417 value "D:\\firmware\\FAD\\FACT_FAD_20MHz_VAR_PS\\FACT_FAD_lib\\hds\\@f@a@d_main\\struct.bd.info"
     417value "C:\\fact.isdc.unige.ch_svn_firmware\\FAD\\FACT_FAD_20MHz_VAR_PS\\FACT_FAD_lib\\hds\\@f@a@d_main\\struct.bd.info"
    418418)
    419419(vvPair
    420420variable "SideDataUserDir"
    421 value "D:\\firmware\\FAD\\FACT_FAD_20MHz_VAR_PS\\FACT_FAD_lib\\hds\\@f@a@d_main\\struct.bd.user"
     421value "C:\\fact.isdc.unige.ch_svn_firmware\\FAD\\FACT_FAD_20MHz_VAR_PS\\FACT_FAD_lib\\hds\\@f@a@d_main\\struct.bd.user"
    422422)
    423423(vvPair
    424424variable "SourceDir"
    425 value "D:\\firmware\\FAD\\FACT_FAD_20MHz_VAR_PS\\FACT_FAD_lib\\hds"
     425value "C:\\fact.isdc.unige.ch_svn_firmware\\FAD\\FACT_FAD_20MHz_VAR_PS\\FACT_FAD_lib\\hds"
    426426)
    427427(vvPair
     
    439439(vvPair
    440440variable "d"
    441 value "D:\\firmware\\FAD\\FACT_FAD_20MHz_VAR_PS\\FACT_FAD_lib\\hds\\@f@a@d_main"
     441value "C:\\fact.isdc.unige.ch_svn_firmware\\FAD\\FACT_FAD_20MHz_VAR_PS\\FACT_FAD_lib\\hds\\@f@a@d_main"
    442442)
    443443(vvPair
    444444variable "d_logical"
    445 value "D:\\firmware\\FAD\\FACT_FAD_20MHz_VAR_PS\\FACT_FAD_lib\\hds\\FAD_main"
     445value "C:\\fact.isdc.unige.ch_svn_firmware\\FAD\\FACT_FAD_20MHz_VAR_PS\\FACT_FAD_lib\\hds\\FAD_main"
    446446)
    447447(vvPair
    448448variable "date"
    449 value "25.05.2011"
     449value "01.06.2011"
    450450)
    451451(vvPair
     
    459459(vvPair
    460460variable "dd"
    461 value "25"
     461value "01"
    462462)
    463463(vvPair
     
    487487(vvPair
    488488variable "host"
    489 value "IHP110"
     489value "E5B-LABOR6"
    490490)
    491491(vvPair
     
    523523(vvPair
    524524variable "mm"
    525 value "05"
     525value "06"
    526526)
    527527(vvPair
     
    531531(vvPair
    532532variable "month"
    533 value "Mai"
     533value "Jun"
    534534)
    535535(vvPair
    536536variable "month_long"
    537 value "Mai"
     537value "Juni"
    538538)
    539539(vvPair
    540540variable "p"
    541 value "D:\\firmware\\FAD\\FACT_FAD_20MHz_VAR_PS\\FACT_FAD_lib\\hds\\@f@a@d_main\\struct.bd"
     541value "C:\\fact.isdc.unige.ch_svn_firmware\\FAD\\FACT_FAD_20MHz_VAR_PS\\FACT_FAD_lib\\hds\\@f@a@d_main\\struct.bd"
    542542)
    543543(vvPair
    544544variable "p_logical"
    545 value "D:\\firmware\\FAD\\FACT_FAD_20MHz_VAR_PS\\FACT_FAD_lib\\hds\\FAD_main\\struct.bd"
     545value "C:\\fact.isdc.unige.ch_svn_firmware\\FAD\\FACT_FAD_20MHz_VAR_PS\\FACT_FAD_lib\\hds\\FAD_main\\struct.bd"
    546546)
    547547(vvPair
     
    567567(vvPair
    568568variable "task_ModelSimPath"
    569 value "D:\\modeltech_6.5e\\win32"
     569value "C:\\modeltech_6.6a\\win32"
    570570)
    571571(vvPair
     
    599599(vvPair
    600600variable "time"
    601 value "14:53:43"
     601value "17:50:58"
    602602)
    603603(vvPair
     
    607607(vvPair
    608608variable "user"
    609 value "daqct3"
     609value "dneise"
    610610)
    611611(vvPair
    612612variable "version"
    613 value "2009.1 (Build 12)"
     613value "2009.2 (Build 10)"
    614614)
    615615(vvPair
     
    691691)
    692692xt "-172000,126000,-125500,126800"
    693 st "SIGNAL write_ea                     : std_logic_vector(0 downto 0)                 := \"0\"
    694 "
     693st "SIGNAL write_ea                     : std_logic_vector(0 downto 0)                 := \"0\""
    695694)
    696695)
     
    710709)
    711710xt "-172000,60400,-129000,61200"
    712 st "SIGNAL addr_out                     : std_logic_vector(RAMADDRWIDTH64b-1 DOWNTO 0)
    713 "
     711st "SIGNAL addr_out                     : std_logic_vector(RAMADDRWIDTH64b-1 DOWNTO 0)"
    714712)
    715713)
     
    729727)
    730728xt "-172000,65200,-136500,66000"
    731 st "SIGNAL data_out                     : std_logic_vector(63 DOWNTO 0)
    732 "
     729st "SIGNAL data_out                     : std_logic_vector(63 DOWNTO 0)"
    733730)
    734731)
     
    748745)
    749746xt "-172000,94800,-129000,95600"
    750 st "SIGNAL ram_addr                     : std_logic_vector(RAMADDRWIDTH64b+1 DOWNTO 0)
    751 "
     747st "SIGNAL ram_addr                     : std_logic_vector(RAMADDRWIDTH64b+1 DOWNTO 0)"
    752748)
    753749)
     
    767763)
    768764xt "-172000,95600,-136500,96400"
    769 st "SIGNAL ram_data                     : std_logic_vector(15 downto 0)
    770 "
     765st "SIGNAL ram_data                     : std_logic_vector(15 downto 0)"
    771766)
    772767)
     
    786781)
    787782xt "-172000,43200,-129000,44000"
    788 st "wiz_reset                    : std_logic                                    := '1'
    789 "
     783st "wiz_reset                    : std_logic                                    := '1'"
    790784)
    791785)
     
    805799)
    806800xt "-172000,40800,-140500,41600"
    807 st "wiz_addr                     : std_logic_vector(9 DOWNTO 0)
    808 "
     801st "wiz_addr                     : std_logic_vector(9 DOWNTO 0)"
    809802)
    810803)
     
    824817)
    825818xt "-172000,45600,-140000,46400"
    826 st "wiz_data                     : std_logic_vector(15 DOWNTO 0)
    827 "
     819st "wiz_data                     : std_logic_vector(15 DOWNTO 0)"
    828820)
    829821)
     
    843835)
    844836xt "-172000,41600,-129000,42400"
    845 st "wiz_cs                       : std_logic                                    := '1'
    846 "
     837st "wiz_cs                       : std_logic                                    := '1'"
    847838)
    848839)
     
    862853)
    863854xt "-172000,44000,-129000,44800"
    864 st "wiz_wr                       : std_logic                                    := '1'
    865 "
     855st "wiz_wr                       : std_logic                                    := '1'"
    866856)
    867857)
     
    881871)
    882872xt "-172000,42400,-129000,43200"
    883 st "wiz_rd                       : std_logic                                    := '1'
    884 "
     873st "wiz_rd                       : std_logic                                    := '1'"
    885874)
    886875)
     
    899888)
    900889xt "-172000,14400,-150000,15200"
    901 st "wiz_int                      : std_logic
    902 "
     890st "wiz_int                      : std_logic"
    903891)
    904892)
     
    33753363)
    33763364xt "-172000,10400,-140500,11200"
    3377 st "board_id                     : std_logic_vector(3 DOWNTO 0)
    3378 "
     3365st "board_id                     : std_logic_vector(3 DOWNTO 0)"
    33793366)
    33803367)
     
    33953382)
    33963383xt "-172000,13600,-150000,14400"
    3397 st "trigger                      : std_logic
    3398 "
     3384st "trigger                      : std_logic"
    33993385)
    34003386)
     
    53585344font "Arial,8,1"
    53595345)
    5360 xt "119700,123000,125900,124000"
     5346xt "103700,117000,109900,118000"
    53615347st "FACT_FAD_lib"
    5362 blo "119700,123800"
     5348blo "103700,117800"
    53635349tm "BdLibraryNameMgr"
    53645350)
     
    53685354font "Arial,8,1"
    53695355)
    5370 xt "119700,124000,125400,125000"
     5356xt "103700,118000,109400,119000"
    53715357st "w5300_modul"
    5372 blo "119700,124800"
     5358blo "103700,118800"
    53735359tm "CptNameMgr"
    53745360)
     
    53785364font "Arial,8,1"
    53795365)
    5380 xt "119700,125000,129300,126000"
     5366xt "103700,119000,113300,120000"
    53815367st "w5300_modul_instance"
    5382 blo "119700,125800"
     5368blo "103700,119800"
    53835369tm "InstanceNameMgr"
    53845370)
     
    54415427)
    54425428xt "-172000,11200,-140500,12000"
    5443 st "crate_id                     : std_logic_vector(1 DOWNTO 0)
    5444 "
     5429st "crate_id                     : std_logic_vector(1 DOWNTO 0)"
    54455430)
    54465431)
     
    57005685)
    57015686xt "-172000,96400,-129000,97200"
    5702 st "SIGNAL ram_start_addr               : std_logic_vector(RAMADDRWIDTH64b-1 DOWNTO 0)
    5703 "
     5687st "SIGNAL ram_start_addr               : std_logic_vector(RAMADDRWIDTH64b-1 DOWNTO 0)"
    57045688)
    57055689)
     
    57205704)
    57215705xt "-172000,122800,-125500,123600"
    5722 st "SIGNAL wiz_write_ea                 : std_logic                                    := '0'
    5723 "
     5706st "SIGNAL wiz_write_ea                 : std_logic                                    := '0'"
    57245707)
    57255708)
     
    57415724)
    57425725xt "-172000,125200,-119500,126000"
    5743 st "SIGNAL wiz_write_length             : std_logic_vector(16 downto 0)                := (others => '0')
    5744 "
     5726st "SIGNAL wiz_write_length             : std_logic_vector(16 downto 0)                := (others => '0')"
    57455727)
    57465728)
     
    57635745)
    57645746xt "-172000,122000,-119500,122800"
    5765 st "SIGNAL wiz_ram_start_addr           : std_logic_vector(RAMADDRWIDTH64b+1 DOWNTO 0) := (others => '0')
    5766 "
     5747st "SIGNAL wiz_ram_start_addr           : std_logic_vector(RAMADDRWIDTH64b+1 DOWNTO 0) := (others => '0')"
    57675748)
    57685749)
     
    57845765)
    57855766xt "-172000,121200,-119500,122000"
    5786 st "SIGNAL wiz_number_of_channels       : std_logic_vector(3 downto 0)                 := (others => '0')
    5787 "
     5767st "SIGNAL wiz_number_of_channels       : std_logic_vector(3 downto 0)                 := (others => '0')"
    57885768)
    57895769)
     
    58045784)
    58055785xt "-172000,123600,-125500,124400"
    5806 st "SIGNAL wiz_write_end                : std_logic                                    := '0'
    5807 "
     5786st "SIGNAL wiz_write_end                : std_logic                                    := '0'"
    58085787)
    58095788)
     
    58245803)
    58255804xt "-172000,124400,-125500,125200"
    5826 st "SIGNAL wiz_write_header             : std_logic                                    := '0'
    5827 "
     5805st "SIGNAL wiz_write_header             : std_logic                                    := '0'"
    58285806)
    58295807)
     
    58425820)
    58435821xt "-172000,97200,-146500,98000"
    5844 st "SIGNAL ram_write_ea                 : std_logic
    5845 "
     5822st "SIGNAL ram_write_ea                 : std_logic"
    58465823)
    58475824)
     
    58615838)
    58625839xt "-172000,98000,-125500,98800"
    5863 st "SIGNAL ram_write_ready              : std_logic                                    := '0'
    5864 "
     5840st "SIGNAL ram_write_ready              : std_logic                                    := '0'"
    58655841)
    58665842)
     
    58795855)
    58805856xt "-172000,102000,-145000,102800"
    5881 st "SIGNAL roi_max                      : roi_max_type
    5882 "
     5857st "SIGNAL roi_max                      : roi_max_type"
    58835858)
    58845859)
     
    58985873)
    58995874xt "-172000,91600,-136500,92400"
    5900 st "SIGNAL package_length               : std_logic_vector(15 downto 0)
    5901 "
     5875st "SIGNAL package_length               : std_logic_vector(15 downto 0)"
    59025876)
    59035877)
     
    59175891)
    59185892xt "-172000,24000,-129000,24800"
    5919 st "adc_oeb                      : std_logic                                    := '1'
    5920 "
     5893st "adc_oeb                      : std_logic                                    := '1'"
    59215894)
    59225895)
     
    61226095bg "0,0,32768"
    61236096)
    6124 xt "85200,178000,96000,179000"
     6097xt "85200,178000,94900,179000"
    61256098st "
    61266099by %user on %dd %month %year
     
    61536126bg "0,0,32768"
    61546127)
    6155 xt "102200,174000,105500,175000"
     6128xt "102200,174000,105200,175000"
    61566129st "
    61576130Project:
     
    61846157bg "0,0,32768"
    61856158)
    6186 xt "85200,176000,96100,177000"
     6159xt "85200,176000,95200,177000"
    61876160st "
    61886161<enter diagram title here>
     
    62156188bg "0,0,32768"
    62166189)
    6217 xt "81200,176000,83500,177000"
     6190xt "81200,176000,83300,177000"
    62186191st "
    62196192Title:
     
    62466219bg "0,0,32768"
    62476220)
    6248 xt "102200,175200,112000,176200"
     6221xt "102200,175200,111400,176200"
    62496222st "
    62506223<enter comments here>
     
    62766249bg "0,0,32768"
    62776250)
    6278 xt "106200,174000,110900,175000"
     6251xt "106200,174000,110700,175000"
    62796252st "
    62806253%project_name
     
    63066279fg "32768,0,0"
    63076280)
    6308 xt "88450,174000,94550,176000"
     6281xt "88700,174000,94300,176000"
    63096282st "
    63106283TU Dortmund
     
    63396312bg "0,0,32768"
    63406313)
    6341 xt "81200,177000,83500,178000"
     6314xt "81200,177000,83300,178000"
    63426315st "
    63436316Path:
     
    63706343bg "0,0,32768"
    63716344)
    6372 xt "81200,178000,84300,179000"
     6345xt "81200,178000,83900,179000"
    63736346st "
    63746347Edited:
     
    64016374bg "0,0,32768"
    64026375)
    6403 xt "85200,177000,99300,178000"
     6376xt "85200,177000,97600,178000"
    64046377st "
    64056378%library/%unit/%view
     
    64416414)
    64426415xt "-172000,16000,-150000,16800"
    6443 st "CLK_25_PS                    : std_logic
    6444 "
     6416st "CLK_25_PS                    : std_logic"
    64456417)
    64466418)
     
    65056477)
    65066478xt "-172000,16800,-150000,17600"
    6507 st "CLK_50                       : std_logic
    6508 "
     6479st "CLK_50                       : std_logic"
    65096480)
    65106481)
     
    65256496)
    65266497xt "-172000,48400,-146500,49200"
    6527 st "SIGNAL CLK_25                       : std_logic
    6528 "
     6498st "SIGNAL CLK_25                       : std_logic"
    65296499)
    65306500)
     
    65876557)
    65886558xt "-172000,3200,-150000,4000"
    6589 st "CLK                          : std_logic
    6590 "
     6559st "CLK                          : std_logic"
    65916560)
    65926561)
     
    66066575)
    66076576xt "-172000,9600,-140500,10400"
    6608 st "adc_otr_array                : std_logic_vector(3 DOWNTO 0)
    6609 "
     6577st "adc_otr_array                : std_logic_vector(3 DOWNTO 0)"
    66106578)
    66116579)
     
    66246592)
    66256593xt "-172000,8800,-145000,9600"
    6626 st "adc_data_array               : adc_data_array_type
    6627 "
     6594st "adc_data_array               : adc_data_array_type"
    66286595)
    66296596)
     
    66886655)
    66896656xt "-172000,77200,-125500,78000"
    6690 st "SIGNAL drs_clk_en                   : std_logic                                    := '0'
    6691 "
     6657st "SIGNAL drs_clk_en                   : std_logic                                    := '0'"
    66926658)
    66936659)
     
    67066672)
    67076673xt "-172000,83600,-140500,84400"
    6708 st "SIGNAL drs_s_cell_array             : drs_s_cell_array_type
    6709 "
     6674st "SIGNAL drs_s_cell_array             : drs_s_cell_array_type"
    67106675)
    67116676)
     
    67256690)
    67266691xt "-172000,78000,-125500,78800"
    6727 st "SIGNAL drs_read_s_cell              : std_logic                                    := '0'
    6728 "
     6692st "SIGNAL drs_read_s_cell              : std_logic                                    := '0'"
    67296693)
    67306694)
     
    67456709)
    67466710xt "-172000,31200,-123000,32000"
    6747 st "drs_channel_id               : std_logic_vector(3 downto 0)                 := (others => '0')
    6748 "
     6711st "drs_channel_id               : std_logic_vector(3 downto 0)                 := (others => '0')"
    67496712)
    67506713)
     
    67646727)
    67656728xt "-172000,32000,-129000,32800"
    6766 st "drs_dwrite                   : std_logic                                    := '1'
    6767 "
     6729st "drs_dwrite                   : std_logic                                    := '1'"
    67686730)
    67696731)
     
    68726834)
    68736835xt "-172000,5600,-150000,6400"
    6874 st "SROUT_in_0                   : std_logic
    6875 "
     6836st "SROUT_in_0                   : std_logic"
    68766837)
    68776838)
     
    68906851)
    68916852xt "-172000,6400,-150000,7200"
    6892 st "SROUT_in_1                   : std_logic
    6893 "
     6853st "SROUT_in_1                   : std_logic"
    68946854)
    68956855)
     
    69086868)
    69096869xt "-172000,7200,-150000,8000"
    6910 st "SROUT_in_2                   : std_logic
    6911 "
     6870st "SROUT_in_2                   : std_logic"
    69126871)
    69136872)
     
    69266885)
    69276886xt "-172000,8000,-150000,8800"
    6928 st "SROUT_in_3                   : std_logic
    6929 "
     6887st "SROUT_in_3                   : std_logic"
    69306888)
    69316889)
     
    71247082)
    71257083xt "-172000,78800,-146500,79600"
    7126 st "SIGNAL drs_read_s_cell_ready        : std_logic
    7127 "
     7084st "SIGNAL drs_read_s_cell_ready        : std_logic"
    71287085)
    71297086)
     
    77807737)
    77817738xt "-172000,21600,-129000,22400"
    7782 st "RSRLOAD                      : std_logic                                    := '0'
    7783 "
     7739st "RSRLOAD                      : std_logic                                    := '0'"
    77847740)
    77857741)
     
    78447800)
    78457801xt "-172000,22400,-129000,23200"
    7846 st "SRCLK                        : std_logic                                    := '0'
    7847 "
     7802st "SRCLK                        : std_logic                                    := '0'"
    78487803)
    78497804)
     
    79107865)
    79117866xt "-172000,33600,-123000,34400"
    7912 st "led                          : std_logic_vector(7 DOWNTO 0)                 := (OTHERS => '0')
    7913 "
     7867st "led                          : std_logic_vector(7 DOWNTO 0)                 := (OTHERS => '0')"
    79147868)
    79157869)
     
    79287882)
    79297883xt "-172000,109200,-146500,110000"
    7930 st "SIGNAL sensor_ready                 : std_logic
    7931 "
     7884st "SIGNAL sensor_ready                 : std_logic"
    79327885)
    79337886)
     
    79467899)
    79477900xt "-172000,108400,-142500,109200"
    7948 st "SIGNAL sensor_array                 : sensor_array_type
    7949 "
     7901st "SIGNAL sensor_array                 : sensor_array_type"
    79507902)
    79517903)
     
    79667918)
    79677919xt "-172000,59600,-137000,60400"
    7968 st "SIGNAL adc_otr                      : std_logic_vector(3 DOWNTO 0)
    7969 "
     7920st "SIGNAL adc_otr                      : std_logic_vector(3 DOWNTO 0)"
    79707921)
    79717922)
     
    79847935)
    79857936xt "-172000,58800,-141500,59600"
    7986 st "SIGNAL adc_data_array_int           : adc_data_array_type
    7987 "
     7937st "SIGNAL adc_data_array_int           : adc_data_array_type"
    79887938)
    79897939)
     
    88258775)
    88268776xt "-172000,36800,-150000,37600"
    8827 st "sclk                         : std_logic
    8828 "
     8777st "sclk                         : std_logic"
    88298778)
    88308779)
     
    88458794)
    88468795xt "-172000,44800,-150000,45600"
    8847 st "sio                          : std_logic
    8848 "
     8796st "sio                          : std_logic"
    88498797)
    88508798)
     
    88638811)
    88648812xt "-172000,28000,-150000,28800"
    8865 st "dac_cs                       : std_logic
    8866 "
     8813st "dac_cs                       : std_logic"
    88678814)
    88688815)
     
    88828829)
    88838830xt "-172000,37600,-140500,38400"
    8884 st "sensor_cs                    : std_logic_vector(3 DOWNTO 0)
    8885 "
     8831st "sensor_cs                    : std_logic_vector(3 DOWNTO 0)"
    88868832)
    88878833)
     
    90819027)
    90829028xt "-172000,35200,-129000,36000"
    9083 st "mosi                         : std_logic                                    := '0'
    9084 "
     9029st "mosi                         : std_logic                                    := '0'"
    90859030)
    90869031)
     
    91479092)
    91489093xt "-172000,30400,-115500,31200"
    9149 st "denable                      : std_logic                                    := '0' -- default domino wave off
    9150 "
     9094st "denable                      : std_logic                                    := '0' -- default domino wave off"
    91519095)
    91529096)
     
    99349878)
    99359879xt "-172000,107600,-146500,108400"
    9936 st "SIGNAL sclk_enable                  : std_logic
    9937 "
     9880st "SIGNAL sclk_enable                  : std_logic"
    99389881)
    99399882)
     
    99539896)
    99549897xt "-172000,58000,-146500,58800"
    9955 st "SIGNAL adc_clk_en                   : std_logic
    9956 "
     9898st "SIGNAL adc_clk_en                   : std_logic"
    99579899)
    99589900)
     
    1042610368)
    1042710369xt "-172000,92400,-110000,93200"
    10428 st "SIGNAL ps_direction                 : std_logic                                    := '1' -- default phase shift upwards
    10429 "
     10370st "SIGNAL ps_direction                 : std_logic                                    := '1' -- default phase shift upwards"
    1043010371)
    1043110372)
     
    1044810389)
    1044910390xt "-172000,93200,-109000,94000"
    10450 st "SIGNAL ps_do_phase_shift            : std_logic                                    := '0' --pulse this to phase shift once
    10451 "
     10391st "SIGNAL ps_do_phase_shift            : std_logic                                    := '0' --pulse this to phase shift once"
    1045210392)
    1045310393)
     
    1046910409)
    1047010410xt "-172000,94000,-101500,94800"
    10471 st "SIGNAL ps_reset                     : std_logic                                    := '0' -- pulse this to reset the variable phase shift
    10472 "
     10411st "SIGNAL ps_reset                     : std_logic                                    := '0' -- pulse this to reset the variable phase shift"
    1047310412)
    1047410413)
     
    1048810427)
    1048910428xt "-172000,114000,-125500,114800"
    10490 st "SIGNAL srclk_enable                 : std_logic                                    := '0'
    10491 "
     10429st "SIGNAL srclk_enable                 : std_logic                                    := '0'"
    1049210430)
    1049310431)
     
    1087310811)
    1087410812xt "-172000,57200,-125500,58000"
    10875 st "SIGNAL SRCLK1                       : std_logic                                    := '0'
    10876 "
     10813st "SIGNAL SRCLK1                       : std_logic                                    := '0'"
    1087710814)
    1087810815)
     
    1089110828)
    1089210829xt "-172000,106000,-146500,106800"
    10893 st "SIGNAL s_trigger                    : std_logic
    10894 "
     10830st "SIGNAL s_trigger                    : std_logic"
    1089510831)
    1089610832)
     
    1090910845)
    1091010846xt "-172000,116400,-146500,117200"
    10911 st "SIGNAL start_srin_write_8b          : std_logic
    10912 "
     10847st "SIGNAL start_srin_write_8b          : std_logic"
    1091310848)
    1091410849)
     
    1092810863)
    1092910864xt "-172000,114800,-125500,115600"
    10930 st "SIGNAL srin_write_ack               : std_logic                                    := '0'
    10931 "
     10865st "SIGNAL srin_write_ack               : std_logic                                    := '0'"
    1093210866)
    1093310867)
     
    1094710881)
    1094810882xt "-172000,115600,-125500,116400"
    10949 st "SIGNAL srin_write_ready             : std_logic                                    := '0'
    10950 "
     10883st "SIGNAL srin_write_ready             : std_logic                                    := '0'"
    1095110884)
    1095210885)
     
    1096710900)
    1096810901xt "-172000,84400,-119500,85200"
    10969 st "SIGNAL drs_srin_data                : std_logic_vector(7 downto 0)                 := (others => '0')
    10970 "
     10902st "SIGNAL drs_srin_data                : std_logic_vector(7 downto 0)                 := (others => '0')"
    1097110903)
    1097210904)
     
    1098610918)
    1098710919xt "-172000,23200,-129000,24000"
    10988 st "SRIN_out                     : std_logic                                    := '0'
    10989 "
     10920st "SRIN_out                     : std_logic                                    := '0'"
    1099010921)
    1099110922)
     
    1150311434)
    1150411435xt "-172000,110000,-146500,110800"
    11505 st "SIGNAL socks_connected              : std_logic
    11506 "
     11436st "SIGNAL socks_connected              : std_logic"
    1150711437)
    1150811438)
     
    1152111451)
    1152211452xt "-172000,110800,-146500,111600"
    11523 st "SIGNAL socks_waiting                : std_logic
    11524 "
     11453st "SIGNAL socks_waiting                : std_logic"
    1152511454)
    1152611455)
     
    1153911468)
    1154011469xt "-172000,32800,-150000,33600"
    11541 st "green                        : std_logic
    11542 "
     11470st "green                        : std_logic"
    1154311471)
    1154411472)
     
    1160111529)
    1160211530xt "-172000,26400,-150000,27200"
    11603 st "amber                        : std_logic
    11604 "
     11531st "amber                        : std_logic"
    1160511532)
    1160611533)
     
    1166311590)
    1166411591xt "-172000,36000,-150000,36800"
    11665 st "red                          : std_logic
    11666 "
     11592st "red                          : std_logic"
    1166711593)
    1166811594)
     
    1216212088)
    1216312089xt "-172000,82800,-146500,83600"
    12164 st "SIGNAL drs_readout_started          : std_logic
    12165 "
     12090st "SIGNAL drs_readout_started          : std_logic"
    1216612091)
    1216712092)
     
    1218012105)
    1218112106xt "-172000,118000,-146500,118800"
    12182 st "SIGNAL trigger_enable               : std_logic
    12183 "
     12107st "SIGNAL trigger_enable               : std_logic"
    1218412108)
    1218512109)
     
    1286812792st "-- --
    1286912793--      drs_dwrite : out std_logic := '1';
    12870 SIGNAL drs_readout_ready            : std_logic                                    := '0'
    12871 "
     12794SIGNAL drs_readout_ready            : std_logic                                    := '0'"
    1287212795)
    1287312796)
     
    1288612809)
    1288712810xt "-172000,82000,-146500,82800"
    12888 st "SIGNAL drs_readout_ready_ack        : std_logic
    12889 "
     12811st "SIGNAL drs_readout_ready_ack        : std_logic"
    1289012812)
    1289112813)
     
    1314113063)
    1314213064xt "-172000,61200,-125500,62000"
    13143 st "SIGNAL c_trigger_enable             : std_logic                                    := '0'
    13144 "
     13065st "SIGNAL c_trigger_enable             : std_logic                                    := '0'"
    1314513066)
    1314613067)
     
    1365613577)
    1365713578xt "-172000,4000,-140500,4800"
    13658 st "D_T_in                       : std_logic_vector(1 DOWNTO 0)
    13659 "
     13579st "D_T_in                       : std_logic_vector(1 DOWNTO 0)"
    1366013580)
    1366113581)
     
    1372013640)
    1372113641xt "-172000,12000,-118500,12800"
    13722 st "drs_refclk_in                : std_logic -- used to check if DRS REFCLK exsists, if not DENABLE inhibit
    13723 "
     13642st "drs_refclk_in                : std_logic -- used to check if DRS REFCLK exsists, if not DENABLE inhibit"
    1372413643)
    1372513644)
     
    1378513704)
    1378613705xt "-172000,12800,-111000,13600"
    13787 st "plllock_in                   : std_logic_vector(3 DOWNTO 0) -- high level, if dominowave is running and DRS PLL locked
    13788 "
     13706st "plllock_in                   : std_logic_vector(3 DOWNTO 0) -- high level, if dominowave is running and DRS PLL locked"
    1378913707)
    1379013708)
     
    1406613984)
    1406713985xt "-172000,24800,-150000,25600"
    14068 st "alarm_refclk_too_high        : std_logic
    14069 "
     13986st "alarm_refclk_too_high        : std_logic"
    1407013987)
    1407113988)
     
    1412914046)
    1413014047xt "-172000,25600,-150000,26400"
    14131 st "alarm_refclk_too_low         : std_logic
    14132 "
     14048st "alarm_refclk_too_low         : std_logic"
    1413314049)
    1413414050)
     
    1419214108)
    1419314109xt "-172000,27200,-140000,28000"
    14194 st "counter_result               : std_logic_vector(11 DOWNTO 0)
    14195 "
     14110st "counter_result               : std_logic_vector(11 DOWNTO 0)"
    1419614111)
    1419714112)
     
    1488114796)
    1488214797xt "-172000,67600,-112000,68400"
    14883 st "SIGNAL denable_prim                 : std_logic                                    := '0' -- default domino wave off
    14884 "
     14798st "SIGNAL denable_prim                 : std_logic                                    := '0' -- default domino wave off"
    1488514799)
    1488614800)
     
    1490214816)
    1490314817xt "-172000,70800,-112000,71600"
    14904 st "SIGNAL din1                         : std_logic                                    := '0' -- default domino wave off
    14905 "
     14818st "SIGNAL din1                         : std_logic                                    := '0' -- default domino wave off"
    1490614819)
    1490714820)
     
    1492014833)
    1492114834xt "-172000,120400,-146500,121200"
    14922 st "SIGNAL trigger_out                  : std_logic
    14923 "
     14835st "SIGNAL trigger_out                  : std_logic"
    1492414836)
    1492514837)
     
    1494214854)
    1494314855xt "-172000,118800,-136500,119600"
    14944 st "SIGNAL trigger_id                   : std_logic_vector(31 downto 0)
    14945 "
     14856st "SIGNAL trigger_id                   : std_logic_vector(31 downto 0)"
    1494614857)
    1494714858)
     
    1496414875)
    1496514876xt "-172000,49200,-119500,50000"
    14966 st "SIGNAL DCM_PS_status                : std_logic_vector(7 DOWNTO 0)                 := (OTHERS => '0')
    14967 "
     14877st "SIGNAL DCM_PS_status                : std_logic_vector(7 DOWNTO 0)                 := (OTHERS => '0')"
    1496814878)
    1496914879)
     
    1518815098)
    1518915099xt "-172000,71600,-119500,72400"
    15190 st "SIGNAL dna                          : STD_LOGIC_VECTOR(63 DOWNTO 0)                := (others => '0')
    15191 "
     15100st "SIGNAL dna                          : STD_LOGIC_VECTOR(63 DOWNTO 0)                := (others => '0')"
    1519215101)
    1519315102)
     
    1520915118)
    1521015119xt "-172000,98800,-125500,99600"
    15211 st "SIGNAL ready                        : STD_LOGIC                                    := '0'
    15212 "
     15120st "SIGNAL ready                        : STD_LOGIC                                    := '0'"
    1521315121)
    1521415122)
     
    1574315651)
    1574415652xt "-172000,87600,-146500,88400"
    15745 st "SIGNAL enable_i                     : std_logic
    15746 "
     15653st "SIGNAL enable_i                     : std_logic"
    1574715654)
    1574815655)
     
    1595415861)
    1595515862xt "-172000,100400,-146500,101200"
    15956 st "SIGNAL reset_synch_i                : std_logic
    15957 "
     15863st "SIGNAL reset_synch_i                : std_logic"
    1595815864)
    1595915865)
     
    1597315879)
    1597415880xt "-172000,117200,-136500,118000"
    15975 st "SIGNAL time                         : std_logic_vector(31 DOWNTO 0)
    15976 "
     15881st "SIGNAL time                         : std_logic_vector(31 DOWNTO 0)"
    1597715882)
    1597815883)
     
    1599415899)
    1599515900xt "-172000,103600,-132000,104400"
    15996 st "SIGNAL rs465_data                   : std_logic_vector(55 DOWNTO 0) --7 byte
    15997 "
     15901st "SIGNAL rs465_data                   : std_logic_vector(55 DOWNTO 0) --7 byte"
    1599815902)
    1599915903)
     
    1602315927-- during EVT header wrinting, this field is left out ... and only written into event header,
    1602415928-- when the DRS chip were read out already.
    16025 SIGNAL FTM_RS485_ready              : std_logic
    16026 "
     15929SIGNAL FTM_RS485_ready              : std_logic"
    1602715930)
    1602815931)
     
    1604315946)
    1604415947xt "-172000,62000,-136500,62800"
    16045 st "SIGNAL c_trigger_mult               : std_logic_vector(15 DOWNTO 0)
    16046 "
     15948st "SIGNAL c_trigger_mult               : std_logic_vector(15 DOWNTO 0)"
    1604715949)
    1604815950)
     
    1606215964)
    1606315965xt "-172000,66000,-146500,66800"
    16064 st "SIGNAL data_ram_empty               : std_logic
    16065 "
     15966st "SIGNAL data_ram_empty               : std_logic"
    1606615967)
    1606715968)
     
    1612616027)
    1612716028xt "-172000,15200,-150000,16000"
    16128 st "ADC_CLK                      : std_logic
    16129 "
     16029st "ADC_CLK                      : std_logic"
    1613016030)
    1613116031)
     
    1652016420)
    1652116421xt "-172000,63600,-120000,64400"
    16522 st "SIGNAL current_dac_array            : dac_array_type                               := ( others => 0)
    16523 "
     16422st "SIGNAL current_dac_array            : dac_array_type                               := ( others => 0)"
    1652416423)
    1652516424)
     
    1654016439)
    1654116440xt "-172000,119600,-146500,120400"
    16542 st "SIGNAL trigger_or_s_trigger         : std_logic
    16543 "
     16441st "SIGNAL trigger_or_s_trigger         : std_logic"
    1654416442)
    1654516443)
     
    1656016458)
    1656116459xt "-172000,88400,-146500,89200"
    16562 st "SIGNAL enabled_trigger_or_s_trigger : std_logic
    16563 "
     16460st "SIGNAL enabled_trigger_or_s_trigger : std_logic"
    1656416461)
    1656516462)
     
    1657816475)
    1657916476xt "-172000,62800,-146500,63600"
    16580 st "SIGNAL cont_trigger                 : std_logic
    16581 "
     16477st "SIGNAL cont_trigger                 : std_logic"
    1658216478)
    1658316479)
     
    1659616492)
    1659716493xt "-172000,106800,-146500,107600"
    16598 st "SIGNAL s_trigger_or_cont_trigger    : std_logic
    16599 "
     16494st "SIGNAL s_trigger_or_cont_trigger    : std_logic"
    1660016495)
    1660116496)
     
    1661716512)
    1661816513xt "-172000,64400,-98500,65200"
    16619 st "SIGNAL dac_setting                  : dac_array_type                               := DEFAULT_DAC --<<-- default defined in fad_definitions.vhd
    16620 "
     16514st "SIGNAL dac_setting                  : dac_array_type                               := DEFAULT_DAC --<<-- default defined in fad_definitions.vhd"
    1662116515)
    1662216516)
     
    1663516529)
    1663616530xt "-172000,102800,-144000,103600"
    16637 st "SIGNAL roi_setting                  : roi_array_type
    16638 "
     16531st "SIGNAL roi_setting                  : roi_array_type"
    1663916532)
    1664016533)
     
    1665416547)
    1665516548xt "-172000,90000,-125500,90800"
    16656 st "SIGNAL memory_manager_config_start  : std_logic                                    := '0'
    16657 "
     16549st "SIGNAL memory_manager_config_start  : std_logic                                    := '0'"
    1665816550)
    1665916551)
     
    1667216564)
    1667316565xt "-172000,90800,-146500,91600"
    16674 st "SIGNAL memory_manager_config_valid  : std_logic
    16675 "
     16566st "SIGNAL memory_manager_config_valid  : std_logic"
    1667616567)
    1667716568)
     
    1669116582)
    1669216583xt "-172000,112400,-125500,113200"
    16693 st "SIGNAL spi_interface_config_start   : std_logic                                    := '0'
    16694 "
     16584st "SIGNAL spi_interface_config_start   : std_logic                                    := '0'"
    1669516585)
    1669616586)
     
    1670916599)
    1671016600xt "-172000,113200,-146500,114000"
    16711 st "SIGNAL spi_interface_config_valid   : std_logic
    16712 "
     16601st "SIGNAL spi_interface_config_valid   : std_logic"
    1671316602)
    1671416603)
     
    1766017549)
    1766117550xt "-172000,73200,-146500,74000"
    17662 st "SIGNAL dout0                        : STD_LOGIC
    17663 "
     17551st "SIGNAL dout0                        : STD_LOGIC"
    1766417552)
    1766517553)
     
    1767817566)
    1767917567xt "-172000,74000,-146500,74800"
    17680 st "SIGNAL dout1                        : STD_LOGIC
    17681 "
     17568st "SIGNAL dout1                        : STD_LOGIC"
    1768217569)
    1768317570)
     
    1769617583)
    1769717584xt "-172000,74800,-146500,75600"
    17698 st "SIGNAL dout2                        : STD_LOGIC
    17699 "
     17585st "SIGNAL dout2                        : STD_LOGIC"
    1770017586)
    1770117587)
     
    1771417600)
    1771517601xt "-172000,75600,-146500,76400"
    17716 st "SIGNAL dout3                        : STD_LOGIC
    17717 "
     17602st "SIGNAL dout3                        : STD_LOGIC"
    1771817603)
    1771917604)
     
    1818018065)
    1818118066xt "-172000,72400,-146500,73200"
    18182 st "SIGNAL dout                         : STD_LOGIC
    18183 "
     18067st "SIGNAL dout                         : STD_LOGIC"
    1818418068)
    1818518069)
     
    1819818082)
    1819918083xt "-172000,56400,-146500,57200"
    18200 st "SIGNAL I_really_want_dwrite         : STD_LOGIC
    18201 "
     18084st "SIGNAL I_really_want_dwrite         : STD_LOGIC"
    1820218085)
    1820318086)
     
    1821718100)
    1821818101xt "-172000,85200,-125500,86000"
    18219 st "SIGNAL dwrite_enable_w5300          : std_logic                                    := '1'
    18220 "
     18102st "SIGNAL dwrite_enable_w5300          : std_logic                                    := '1'"
    1822118103)
    1822218104)
     
    1823618118)
    1823718119xt "-172000,86000,-125500,86800"
    18238 st "SIGNAL dwrite_global_enable         : std_logic                                    := '1'
    18239 "
     18120st "SIGNAL dwrite_global_enable         : std_logic                                    := '1'"
    1824018121)
    1824118122)
     
    1862118502)
    1862218503xt "-172000,76400,-146500,77200"
    18623 st "SIGNAL dout4                        : STD_LOGIC
    18624 "
     18504st "SIGNAL dout4                        : STD_LOGIC"
    1862518505)
    1862618506)
     
    1864018520)
    1864118521xt "-172000,86800,-125500,87600"
    18642 st "SIGNAL dwrite_trigger_manager       : std_logic                                    := '1'
    18643 "
     18522st "SIGNAL dwrite_trigger_manager       : std_logic                                    := '1'"
    1864418523)
    1864518524)
     
    1920119080)
    1920219081xt "-172000,68400,-112000,69200"
    19203 st "SIGNAL denable_sig                  : std_logic                                    := '0' -- default domino wave off
    19204 "
     19082st "SIGNAL denable_sig                  : std_logic                                    := '0' -- default domino wave off"
    1920519083)
    1920619084)
     
    1921919097)
    1922019098xt "-172000,50000,-146500,50800"
    19221 st "SIGNAL DCM_locked_status            : std_logic
    19222 "
     19099st "SIGNAL DCM_locked_status            : std_logic"
    1922319100)
    1922419101)
     
    1923719114)
    1923819115xt "-172000,50800,-146500,51600"
    19239 st "SIGNAL DCM_ready_status             : std_logic
    19240 "
     19116st "SIGNAL DCM_ready_status             : std_logic"
    1924119117)
    1924219118)
     
    1925619132)
    1925719133xt "-172000,39200,-129000,40000"
    19258 st "trigger_veto                 : std_logic                                    := '1'
    19259 "
     19134st "trigger_veto                 : std_logic                                    := '1'"
    1926019135)
    1926119136)
     
    1991019785)
    1991119786xt "-172000,4800,-150000,5600"
    19912 st "FTM_RS485_rx_d               : std_logic
    19913 "
     19787st "FTM_RS485_rx_d               : std_logic"
    1991419788)
    1991519789)
     
    1992819802)
    1992919803xt "-172000,20000,-150000,20800"
    19930 st "FTM_RS485_tx_d               : std_logic
    19931 "
     19804st "FTM_RS485_tx_d               : std_logic"
    1993219805)
    1993319806)
     
    1994619819)
    1994719820xt "-172000,19200,-150000,20000"
    19948 st "FTM_RS485_rx_en              : std_logic
    19949 "
     19821st "FTM_RS485_rx_en              : std_logic"
    1995019822)
    1995119823)
     
    1996419836)
    1996519837xt "-172000,20800,-150000,21600"
    19966 st "FTM_RS485_tx_en              : std_logic
    19967 "
     19838st "FTM_RS485_tx_en              : std_logic"
    1996819839)
    1996919840)
     
    1998319854)
    1998419855xt "-172000,99600,-125500,100400"
    19985 st "SIGNAL rec_timeout_occured          : std_logic                                    := '0'
    19986 "
     19856st "SIGNAL rec_timeout_occured          : std_logic                                    := '0'"
    1998719857)
    1998819858)
     
    2000219872)
    2000319873xt "-172000,101200,-125500,102000"
    20004 st "SIGNAL reset_trigger_id             : std_logic                                    := '0'
    20005 "
     19874st "SIGNAL reset_trigger_id             : std_logic                                    := '0'"
    2000619875)
    2000719876)
     
    2006719936)
    2006819937xt "-172000,40000,-115000,40800"
    20069 st "w5300_state                  : std_logic_vector(7 DOWNTO 0) -- state is encoded here ... useful for debugging.
    20070 "
     19938st "w5300_state                  : std_logic_vector(7 DOWNTO 0) -- state is encoded here ... useful for debugging."
    2007119939)
    2007219940)
     
    2008519953)
    2008619954xt "-172000,28800,-150000,29600"
    20087 st "debug_data_ram_empty         : std_logic
    20088 "
     19955st "debug_data_ram_empty         : std_logic"
    2008919956)
    2009019957)
     
    2014720014)
    2014820015xt "-172000,29600,-150000,30400"
    20149 st "debug_data_valid             : std_logic
    20150 "
     20016st "debug_data_valid             : std_logic"
    2015120017)
    2015220018)
     
    2040220268)
    2040320269xt "-172000,111600,-146500,112400"
    20404 st "SIGNAL software_trigger_in          : std_logic
    20405 "
     20270st "SIGNAL software_trigger_in          : std_logic"
    2040620271)
    2040720272)
     
    2046820333)
    2046920334xt "-172000,34400,-115000,35200"
    20470 st "mem_manager_state            : std_logic_vector(3 DOWNTO 0) -- state is encoded here ... useful for debugging.
    20471 "
     20335st "mem_manager_state            : std_logic_vector(3 DOWNTO 0) -- state is encoded here ... useful for debugging."
    2047220336)
    2047320337)
     
    2048620350)
    2048720351xt "-172000,89200,-146500,90000"
    20488 st "SIGNAL is_idle                      : std_logic
    20489 "
     20352st "SIGNAL is_idle                      : std_logic"
    2049020353)
    2049120354)
     
    2055220415xt "-172000,17600,-140500,19200"
    2055320416st "-- for debugging
    20554 DG_state                     : std_logic_vector(7 downto 0)
    20555 "
     20417DG_state                     : std_logic_vector(7 downto 0)"
    2055620418)
    2055720419)
     
    2137321235)
    2137421236xt "-172000,66800,-125500,67600"
    21375 st "SIGNAL data_valid_ack               : std_logic                                    := '0'
    21376 "
     21237st "SIGNAL data_valid_ack               : std_logic                                    := '0'"
    2137721238)
    2137821239)
     
    2139221253)
    2139321254xt "-172000,70000,-125500,70800"
    21394 st "SIGNAL dg_start_config              : std_logic                                    := '0'
    21395 "
     21255st "SIGNAL dg_start_config              : std_logic                                    := '0'"
    2139621256)
    2139721257)
     
    2141021270)
    2141121271xt "-172000,69200,-146500,70000"
    21412 st "SIGNAL dg_config_done               : std_logic
    21413 "
     21272st "SIGNAL dg_config_done               : std_logic"
    2141421273)
    2141521274)
     
    2143321292xt "-172000,104400,-136500,106000"
    2143421293st "-- EVT HEADER - part 6
    21435 SIGNAL runnumber                    : std_logic_vector(31 downto 0)
    21436 "
     21294SIGNAL runnumber                    : std_logic_vector(31 downto 0)"
    2143721295)
    2143821296)
     
    2145421312)
    2145521313xt "-172000,38400,-125000,39200"
    21456 st "socket_tx_free_out           : std_logic_vector(16 DOWNTO 0) -- 17bit value .. that's true
    21457 "
     21314st "socket_tx_free_out           : std_logic_vector(16 DOWNTO 0) -- 17bit value .. that's true"
    2145821315)
    2145921316)
     
    2924629103va (VaSet
    2924729104)
    29248 xt "-163000,-15000,-144800,-2000"
     29105xt "-163000,-15000,-147500,-2000"
    2924929106st "library ieee;
    2925029107use ieee.std_logic_1164.all;
     
    2929329150isHidden 1
    2929429151)
    29295 xt "20000,2000,28200,4000"
     29152xt "20000,2000,27500,4000"
    2929629153st "`resetall
    2929729154`timescale 1ns/10ps"
     
    2933729194associable 1
    2933829195)
    29339 windowSize "0,0,1681,1028"
    29340 viewArea "66700,94575,176350,161025"
     29196windowSize "0,0,1281,1024"
     29197viewArea "55772,49755,165154,139961"
    2934129198cachedDiagramExtent "-174000,-16000,261100,353300"
    2934229199pageSetupInfo (PageSetupInfo
     
    2936429221hasePageBreakOrigin 1
    2936529222pageBreakOrigin "-73000,0"
    29366 lastUid 28291,0
     29223lastUid 28504,0
    2936729224defaultCommentText (CommentText
    2936829225shape (Rectangle
     
    2937929236fg "0,0,32768"
    2938029237)
    29381 xt "200,200,2400,1200"
     29238xt "200,200,2000,1200"
    2938229239st "
    2938329240Text
     
    2979729654va (VaSet
    2979829655)
    29799 xt "200,200,2400,1200"
     29656xt "200,200,2000,1200"
    2980029657st "
    2980129658Text
     
    3013529992va (VaSet
    3013629993)
    30137 xt "0,-1100,12900,-100"
     29994xt "0,-1100,12600,-100"
    3013829995st "g0: FOR i IN 0 TO n GENERATE"
    3013929996tm "FrameTitleTextMgr"
     
    3019530052va (VaSet
    3019630053)
    30197 xt "0,-1100,7700,-100"
     30054xt "0,-1100,7400,-100"
    3019830055st "b0: BLOCK (guard)"
    3019930056tm "FrameTitleTextMgr"
  • firmware/FAD/FACT_FAD_20MHz_VAR_PS/FACT_FAD_lib/hds/@f@a@d_main/struct.bd.bak

    r10883 r10901  
    599599(vvPair
    600600variable "time"
    601 value "13:56:52"
     601value "14:53:43"
    602602)
    603603(vvPair
     
    690690font "Courier New,8,0"
    691691)
    692 xt "-172000,125200,-125500,126000"
    693 st "SIGNAL write_ea                     : std_logic_vector(0 downto 0)                 := \"0\""
     692xt "-172000,126000,-125500,126800"
     693st "SIGNAL write_ea                     : std_logic_vector(0 downto 0)                 := \"0\"
     694"
    694695)
    695696)
     
    708709font "Courier New,8,0"
    709710)
    710 xt "-172000,59600,-129000,60400"
    711 st "SIGNAL addr_out                     : std_logic_vector(RAMADDRWIDTH64b-1 DOWNTO 0)"
     711xt "-172000,60400,-129000,61200"
     712st "SIGNAL addr_out                     : std_logic_vector(RAMADDRWIDTH64b-1 DOWNTO 0)
     713"
    712714)
    713715)
     
    726728font "Courier New,8,0"
    727729)
    728 xt "-172000,64400,-136500,65200"
    729 st "SIGNAL data_out                     : std_logic_vector(63 DOWNTO 0)"
     730xt "-172000,65200,-136500,66000"
     731st "SIGNAL data_out                     : std_logic_vector(63 DOWNTO 0)
     732"
    730733)
    731734)
     
    744747font "Courier New,8,0"
    745748)
    746 xt "-172000,94000,-129000,94800"
    747 st "SIGNAL ram_addr                     : std_logic_vector(RAMADDRWIDTH64b+1 DOWNTO 0)"
     749xt "-172000,94800,-129000,95600"
     750st "SIGNAL ram_addr                     : std_logic_vector(RAMADDRWIDTH64b+1 DOWNTO 0)
     751"
    748752)
    749753)
     
    762766font "Courier New,8,0"
    763767)
    764 xt "-172000,94800,-136500,95600"
    765 st "SIGNAL ram_data                     : std_logic_vector(15 downto 0)"
     768xt "-172000,95600,-136500,96400"
     769st "SIGNAL ram_data                     : std_logic_vector(15 downto 0)
     770"
    766771)
    767772)
     
    780785font "Courier New,8,0"
    781786)
    782 xt "-172000,42400,-129000,43200"
    783 st "wiz_reset                    : std_logic                                    := '1'"
     787xt "-172000,43200,-129000,44000"
     788st "wiz_reset                    : std_logic                                    := '1'
     789"
    784790)
    785791)
     
    798804font "Courier New,8,0"
    799805)
    800 xt "-172000,40000,-140500,40800"
    801 st "wiz_addr                     : std_logic_vector(9 DOWNTO 0)"
     806xt "-172000,40800,-140500,41600"
     807st "wiz_addr                     : std_logic_vector(9 DOWNTO 0)
     808"
    802809)
    803810)
     
    816823font "Courier New,8,0"
    817824)
    818 xt "-172000,44800,-140000,45600"
    819 st "wiz_data                     : std_logic_vector(15 DOWNTO 0)"
     825xt "-172000,45600,-140000,46400"
     826st "wiz_data                     : std_logic_vector(15 DOWNTO 0)
     827"
    820828)
    821829)
     
    834842font "Courier New,8,0"
    835843)
    836 xt "-172000,40800,-129000,41600"
    837 st "wiz_cs                       : std_logic                                    := '1'"
     844xt "-172000,41600,-129000,42400"
     845st "wiz_cs                       : std_logic                                    := '1'
     846"
    838847)
    839848)
     
    852861font "Courier New,8,0"
    853862)
    854 xt "-172000,43200,-129000,44000"
    855 st "wiz_wr                       : std_logic                                    := '1'"
     863xt "-172000,44000,-129000,44800"
     864st "wiz_wr                       : std_logic                                    := '1'
     865"
    856866)
    857867)
     
    870880font "Courier New,8,0"
    871881)
    872 xt "-172000,41600,-129000,42400"
    873 st "wiz_rd                       : std_logic                                    := '1'"
     882xt "-172000,42400,-129000,43200"
     883st "wiz_rd                       : std_logic                                    := '1'
     884"
    874885)
    875886)
     
    888899)
    889900xt "-172000,14400,-150000,15200"
    890 st "wiz_int                      : std_logic"
     901st "wiz_int                      : std_logic
     902"
    891903)
    892904)
     
    33633375)
    33643376xt "-172000,10400,-140500,11200"
    3365 st "board_id                     : std_logic_vector(3 DOWNTO 0)"
     3377st "board_id                     : std_logic_vector(3 DOWNTO 0)
     3378"
    33663379)
    33673380)
     
    33823395)
    33833396xt "-172000,13600,-150000,14400"
    3384 st "trigger                      : std_logic"
     3397st "trigger                      : std_logic
     3398"
    33853399)
    33863400)
     
    34643478preAdd 0
    34653479posAdd 0
    3466 o 5
     3480o 6
    34673481suid 1,0
    34683482)
     
    35023516preAdd 0
    35033517posAdd 0
    3504 o 6
     3518o 7
    35053519suid 2,0
    35063520i "'1'"
     
    35423556preAdd 0
    35433557posAdd 0
    3544 o 7
     3558o 8
    35453559suid 3,0
    35463560)
     
    35813595preAdd 0
    35823596posAdd 0
    3583 o 8
     3597o 9
    35843598suid 4,0
    35853599)
     
    36193633preAdd 0
    36203634posAdd 0
    3621 o 9
     3635o 10
    36223636suid 5,0
    36233637i "'1'"
     
    36583672preAdd 0
    36593673posAdd 0
    3660 o 10
     3674o 11
    36613675suid 6,0
    36623676i "'1'"
     
    36973711preAdd 0
    36983712posAdd 0
    3699 o 12
     3713o 13
    37003714suid 8,0
    37013715i "'1'"
     
    37353749preAdd 0
    37363750posAdd 0
    3737 o 13
     3751o 14
    37383752suid 9,0
    37393753)
     
    37723786preAdd 0
    37733787posAdd 0
    3774 o 14
     3788o 15
    37753789suid 10,0
    37763790)
     
    38093823preAdd 0
    38103824posAdd 0
    3811 o 15
     3825o 16
    38123826suid 11,0
    38133827)
     
    38463860preAdd 0
    38473861posAdd 0
    3848 o 16
     3862o 17
    38493863suid 12,0
    38503864)
     
    38843898preAdd 0
    38853899posAdd 0
    3886 o 17
     3900o 18
    38873901suid 13,0
    38883902)
     
    39203934preAdd 0
    39213935posAdd 0
    3922 o 18
     3936o 19
    39233937suid 14,0
    39243938)
     
    39573971preAdd 0
    39583972posAdd 0
    3959 o 20
     3973o 21
    39603974suid 15,0
    39613975i "'1'"
     
    39944008b "(3 downto 0)"
    39954009posAdd 0
    3996 o 23
     4010o 24
    39974011suid 20,0
    39984012)
     
    40284042n "write_end_flag"
    40294043t "std_logic"
    4030 o 22
     4044o 23
    40314045suid 18,0
    40324046)
     
    40624076n "write_header_flag"
    40634077t "std_logic"
    4064 o 21
     4078o 22
    40654079suid 19,0
    40664080)
     
    41004114b "(7 DOWNTO 0)"
    41014115posAdd 0
    4102 o 11
     4116o 12
    41034117suid 22,0
    41044118i "(OTHERS => '0')"
     
    41384152prec "-- softtrigger:"
    41394153preAdd 0
    4140 o 24
     4154o 25
    41414155suid 23,0
    41424156i "'0'"
     
    41784192preAdd 0
    41794193posAdd 0
    4180 o 40
     4194o 41
    41814195suid 31,0
    41824196i "'0'"
     
    42184232preAdd 0
    42194233posAdd 0
    4220 o 41
     4234o 42
    42214235suid 32,0
    42224236i "'1'"
     
    42544268n "data_valid_ack"
    42554269t "std_logic"
    4256 o 19
     4270o 20
    42574271suid 34,0
    42584272i "'0'"
     
    42934307eolc "-- default DWRITE HIGH."
    42944308posAdd 0
    4295 o 42
     4309o 43
    42964310suid 35,0
    42974311i "'1'"
     
    43384352preAdd 0
    43394353posAdd 0
    4340 o 44
     4354o 45
    43414355suid 36,0
    43424356i "'1'"
     
    43784392preAdd 0
    43794393posAdd 0
    4380 o 45
     4394o 46
    43814395suid 37,0
    43824396i "'0'"
     
    44174431eolc "-- pulse this to reset the variable phase shift"
    44184432posAdd 0
    4419 o 46
     4433o 47
    44204434suid 38,0
    44214435i "'0'"
     
    44564470eolc "-- default SRCLK on."
    44574471posAdd 0
    4458 o 43
     4472o 44
    44594473suid 39,0
    44604474i "'1'"
     
    44954509posc "------------------------------------------------------------------------------"
    44964510posAdd 0
    4497 o 49
     4511o 50
    44984512suid 42,0
    44994513)
     
    45374551------------------------------------------------------------------------------"
    45384552preAdd 0
    4539 o 48
     4553o 49
    45404554suid 43,0
    45414555)
     
    45794593preAdd 0
    45804594posAdd 0
    4581 o 39
     4595o 40
    45824596suid 44,0
    45834597)
     
    46144628n "c_trigger_enable"
    46154629t "std_logic"
    4616 o 25
     4630o 26
    46174631suid 45,0
    46184632i "'0'"
     
    46534667eolc "--subject to changes"
    46544668posAdd 0
    4655 o 26
     4669o 27
    46564670suid 46,0
    46574671i "conv_std_logic_vector(0 ,16)"
     
    46944708------------------------------------------------------------------------------"
    46954709preAdd 0
    4696 o 36
     4710o 37
    46974711suid 48,0
    46984712)
     
    47294743t "std_logic_vector"
    47304744b "(3 downto 0)"
    4731 o 37
     4745o 38
    47324746suid 49,0
    47334747)
     
    47654779b "(1 downto 0)"
    47664780posAdd 0
    4767 o 38
     4781o 39
    47684782suid 50,0
    47694783)
     
    48054819preAdd 0
    48064820posAdd 0
    4807 o 31
     4821o 32
    48084822suid 54,0
    48094823i "DEFAULT_DAC"
     
    48444858------------------------------------------------------------------------------"
    48454859preAdd 0
    4846 o 27
     4860o 28
    48474861suid 59,0
    48484862i "'0'"
     
    48794893n "memory_manager_config_valid_i"
    48804894t "std_logic"
    4881 o 28
     4895o 29
    48824896suid 60,0
    48834897)
     
    49174931preAdd 0
    49184932posAdd 0
    4919 o 32
     4933o 33
    49204934suid 61,0
    49214935i "DEFAULT_ROI"
     
    49534967n "spi_interface_config_start_o"
    49544968t "std_logic"
    4955 o 29
     4969o 30
    49564970suid 63,0
    49574971i "'0'"
     
    49895003t "std_logic"
    49905004posAdd 0
    4991 o 30
     5005o 31
    49925006suid 64,0
    49935007)
     
    50245038t "std_logic"
    50255039preAdd 0
    5026 o 35
     5040o 36
    50275041suid 65,0
    50285042)
     
    50595073n "ps_ready"
    50605074t "std_logic"
    5061 o 47
     5075o 48
    50625076suid 66,0
    50635077)
     
    50955109t "std_logic_vector"
    50965110b "(31 DOWNTO 0)"
    5097 o 33
     5111o 34
    50985112suid 67,0
    5099 i "conv_std_logic_vector(0 ,31)"
     5113i "conv_std_logic_vector(0 ,32)"
    51005114)
    51015115)
     
    51325146n "reset_trigger_id"
    51335147t "std_logic"
    5134 o 34
     5148o 35
    51355149suid 68,0
    51365150i "'0'"
     
    52835297)
    52845298)
     5299*135 (CptPort
     5300uid 28264,0
     5301ps "OnEdgeStrategy"
     5302shape (Triangle
     5303uid 28265,0
     5304ro 90
     5305va (VaSet
     5306vasetType 1
     5307fg "0,65535,0"
     5308)
     5309xt "124000,113625,124750,114375"
     5310)
     5311tg (CPTG
     5312uid 28266,0
     5313ps "CptPortTextPlaceStrategy"
     5314stg "RightVerticalLayoutStrategy"
     5315f (Text
     5316uid 28267,0
     5317va (VaSet
     5318)
     5319xt "111100,113500,123000,114500"
     5320st "socket_tx_free_out : (16:0)"
     5321ju 2
     5322blo "123000,114300"
     5323)
     5324)
     5325thePort (LogicalPort
     5326m 1
     5327decl (Decl
     5328n "socket_tx_free_out"
     5329t "std_logic_vector"
     5330b "(16 DOWNTO 0)"
     5331eolc "-- 17bit value .. that's true"
     5332posAdd 0
     5333o 5
     5334suid 73,0
     5335)
     5336)
     5337)
    52855338]
    52865339shape (Rectangle
     
    53005353stg "VerticalLayoutStrategy"
    53015354textVec [
    5302 *135 (Text
     5355*136 (Text
    53035356uid 1609,0
    53045357va (VaSet
     
    53105363tm "BdLibraryNameMgr"
    53115364)
    5312 *136 (Text
     5365*137 (Text
    53135366uid 1610,0
    53145367va (VaSet
     
    53205373tm "CptNameMgr"
    53215374)
    5322 *137 (Text
     5375*138 (Text
    53235376uid 1611,0
    53245377va (VaSet
     
    53735426archFileType "UNKNOWN"
    53745427)
    5375 *138 (Net
     5428*139 (Net
    53765429uid 1680,0
    53775430decl (Decl
     
    53885441)
    53895442xt "-172000,11200,-140500,12000"
    5390 st "crate_id                     : std_logic_vector(1 DOWNTO 0)"
    5391 )
    5392 )
    5393 *139 (SaComponent
     5443st "crate_id                     : std_logic_vector(1 DOWNTO 0)
     5444"
     5445)
     5446)
     5447*140 (SaComponent
    53945448uid 1768,0
    53955449optionalChildren [
    5396 *140 (CptPort
     5450*141 (CptPort
    53975451uid 1760,0
    53985452ps "OnEdgeStrategy"
     
    54345488)
    54355489)
    5436 *141 (CptPort
     5490*142 (CptPort
    54375491uid 1764,0
    54385492ps "OnEdgeStrategy"
     
    54715525)
    54725526)
    5473 *142 (CptPort
     5527*143 (CptPort
    54745528uid 6207,0
    54755529ps "OnEdgeStrategy"
     
    55065560)
    55075561)
    5508 *143 (CptPort
     5562*144 (CptPort
    55095563uid 23079,0
    55105564ps "OnEdgeStrategy"
     
    55585612stg "VerticalLayoutStrategy"
    55595613textVec [
    5560 *144 (Text
     5614*145 (Text
    55615615uid 1771,0
    55625616va (VaSet
     
    55695623tm "BdLibraryNameMgr"
    55705624)
    5571 *145 (Text
     5625*146 (Text
    55725626uid 1772,0
    55735627va (VaSet
     
    55805634tm "CptNameMgr"
    55815635)
    5582 *146 (Text
     5636*147 (Text
    55835637uid 1773,0
    55845638va (VaSet
     
    56295683archFileType "UNKNOWN"
    56305684)
    5631 *147 (Net
     5685*148 (Net
    56325686uid 2297,0
    56335687decl (Decl
     
    56455699font "Courier New,8,0"
    56465700)
    5647 xt "-172000,95600,-129000,96400"
    5648 st "SIGNAL ram_start_addr               : std_logic_vector(RAMADDRWIDTH64b-1 DOWNTO 0)"
    5649 )
    5650 )
    5651 *148 (Net
     5701xt "-172000,96400,-129000,97200"
     5702st "SIGNAL ram_start_addr               : std_logic_vector(RAMADDRWIDTH64b-1 DOWNTO 0)
     5703"
     5704)
     5705)
     5706*149 (Net
    56525707uid 2474,0
    56535708lang 2
     
    56645719font "Courier New,8,0"
    56655720)
    5666 xt "-172000,122000,-125500,122800"
    5667 st "SIGNAL wiz_write_ea                 : std_logic                                    := '0'"
    5668 )
    5669 )
    5670 *149 (Net
     5721xt "-172000,122800,-125500,123600"
     5722st "SIGNAL wiz_write_ea                 : std_logic                                    := '0'
     5723"
     5724)
     5725)
     5726*150 (Net
    56715727uid 2480,0
    56725728lang 2
     
    56845740font "Courier New,8,0"
    56855741)
    5686 xt "-172000,124400,-119500,125200"
    5687 st "SIGNAL wiz_write_length             : std_logic_vector(16 downto 0)                := (others => '0')"
    5688 )
    5689 )
    5690 *150 (Net
     5742xt "-172000,125200,-119500,126000"
     5743st "SIGNAL wiz_write_length             : std_logic_vector(16 downto 0)                := (others => '0')
     5744"
     5745)
     5746)
     5747*151 (Net
    56915748uid 2486,0
    56925749lang 2
     
    57055762font "Courier New,8,0"
    57065763)
    5707 xt "-172000,121200,-119500,122000"
    5708 st "SIGNAL wiz_ram_start_addr           : std_logic_vector(RAMADDRWIDTH64b+1 DOWNTO 0) := (others => '0')"
    5709 )
    5710 )
    5711 *151 (Net
     5764xt "-172000,122000,-119500,122800"
     5765st "SIGNAL wiz_ram_start_addr           : std_logic_vector(RAMADDRWIDTH64b+1 DOWNTO 0) := (others => '0')
     5766"
     5767)
     5768)
     5769*152 (Net
    57125770uid 2492,0
    57135771lang 2
     
    57255783font "Courier New,8,0"
    57265784)
    5727 xt "-172000,120400,-119500,121200"
    5728 st "SIGNAL wiz_number_of_channels       : std_logic_vector(3 downto 0)                 := (others => '0')"
    5729 )
    5730 )
    5731 *152 (Net
     5785xt "-172000,121200,-119500,122000"
     5786st "SIGNAL wiz_number_of_channels       : std_logic_vector(3 downto 0)                 := (others => '0')
     5787"
     5788)
     5789)
     5790*153 (Net
    57325791uid 2498,0
    57335792lang 2
     
    57445803font "Courier New,8,0"
    57455804)
    5746 xt "-172000,122800,-125500,123600"
    5747 st "SIGNAL wiz_write_end                : std_logic                                    := '0'"
    5748 )
    5749 )
    5750 *153 (Net
     5805xt "-172000,123600,-125500,124400"
     5806st "SIGNAL wiz_write_end                : std_logic                                    := '0'
     5807"
     5808)
     5809)
     5810*154 (Net
    57515811uid 2504,0
    57525812lang 2
     
    57635823font "Courier New,8,0"
    57645824)
    5765 xt "-172000,123600,-125500,124400"
    5766 st "SIGNAL wiz_write_header             : std_logic                                    := '0'"
    5767 )
    5768 )
    5769 *154 (Net
     5825xt "-172000,124400,-125500,125200"
     5826st "SIGNAL wiz_write_header             : std_logic                                    := '0'
     5827"
     5828)
     5829)
     5830*155 (Net
    57705831uid 2574,0
    57715832decl (Decl
     
    57805841font "Courier New,8,0"
    57815842)
    5782 xt "-172000,96400,-146500,97200"
    5783 st "SIGNAL ram_write_ea                 : std_logic"
    5784 )
    5785 )
    5786 *155 (Net
     5843xt "-172000,97200,-146500,98000"
     5844st "SIGNAL ram_write_ea                 : std_logic
     5845"
     5846)
     5847)
     5848*156 (Net
    57875849uid 2580,0
    57885850decl (Decl
     
    57985860font "Courier New,8,0"
    57995861)
    5800 xt "-172000,97200,-125500,98000"
    5801 st "SIGNAL ram_write_ready              : std_logic                                    := '0'"
    5802 )
    5803 )
    5804 *156 (Net
     5862xt "-172000,98000,-125500,98800"
     5863st "SIGNAL ram_write_ready              : std_logic                                    := '0'
     5864"
     5865)
     5866)
     5867*157 (Net
    58055868uid 2598,0
    58065869decl (Decl
     
    58155878font "Courier New,8,0"
    58165879)
    5817 xt "-172000,101200,-145000,102000"
    5818 st "SIGNAL roi_max                      : roi_max_type"
    5819 )
    5820 )
    5821 *157 (Net
     5880xt "-172000,102000,-145000,102800"
     5881st "SIGNAL roi_max                      : roi_max_type
     5882"
     5883)
     5884)
     5885*158 (Net
    58225886uid 2640,0
    58235887decl (Decl
     
    58335897font "Courier New,8,0"
    58345898)
    5835 xt "-172000,90800,-136500,91600"
    5836 st "SIGNAL package_length               : std_logic_vector(15 downto 0)"
    5837 )
    5838 )
    5839 *158 (Net
     5899xt "-172000,91600,-136500,92400"
     5900st "SIGNAL package_length               : std_logic_vector(15 downto 0)
     5901"
     5902)
     5903)
     5904*159 (Net
    58405905uid 2776,0
    58415906decl (Decl
     
    58525917)
    58535918xt "-172000,24000,-129000,24800"
    5854 st "adc_oeb                      : std_logic                                    := '1'"
    5855 )
    5856 )
    5857 *159 (PortIoOut
     5919st "adc_oeb                      : std_logic                                    := '1'
     5920"
     5921)
     5922)
     5923*160 (PortIoOut
    58585924uid 2798,0
    58595925shape (CompositeShape
     
    59005966)
    59015967)
    5902 *160 (PortIoIn
     5968*161 (PortIoIn
    59035969uid 2804,0
    59045970shape (CompositeShape
     
    59456011)
    59466012)
    5947 *161 (PortIoIn
     6013*162 (PortIoIn
    59486014uid 2950,0
    59496015shape (CompositeShape
     
    59906056)
    59916057)
    5992 *162 (PortIoIn
     6058*163 (PortIoIn
    59936059uid 2956,0
    59946060shape (CompositeShape
     
    60356101)
    60366102)
    6037 *163 (Grouping
     6103*164 (Grouping
    60386104uid 3137,0
    60396105optionalChildren [
    6040 *164 (CommentText
     6106*165 (CommentText
    60416107uid 3139,0
    60426108shape (Rectangle
     
    60696135titleBlock 1
    60706136)
    6071 *165 (CommentText
     6137*166 (CommentText
    60726138uid 3142,0
    60736139shape (Rectangle
     
    61006166titleBlock 1
    61016167)
    6102 *166 (CommentText
     6168*167 (CommentText
    61036169uid 3145,0
    61046170shape (Rectangle
     
    61316197titleBlock 1
    61326198)
    6133 *167 (CommentText
     6199*168 (CommentText
    61346200uid 3148,0
    61356201shape (Rectangle
     
    61626228titleBlock 1
    61636229)
    6164 *168 (CommentText
     6230*169 (CommentText
    61656231uid 3151,0
    61666232shape (Rectangle
     
    61926258titleBlock 1
    61936259)
    6194 *169 (CommentText
     6260*170 (CommentText
    61956261uid 3154,0
    61966262shape (Rectangle
     
    62236289titleBlock 1
    62246290)
    6225 *170 (CommentText
     6291*171 (CommentText
    62266292uid 3157,0
    62276293shape (Rectangle
     
    62556321titleBlock 1
    62566322)
    6257 *171 (CommentText
     6323*172 (CommentText
    62586324uid 3160,0
    62596325shape (Rectangle
     
    62866352titleBlock 1
    62876353)
    6288 *172 (CommentText
     6354*173 (CommentText
    62896355uid 3163,0
    62906356shape (Rectangle
     
    63176383titleBlock 1
    63186384)
    6319 *173 (CommentText
     6385*174 (CommentText
    63206386uid 3166,0
    63216387shape (Rectangle
     
    63616427oxt "14000,66000,55000,71000"
    63626428)
    6363 *174 (Net
     6429*175 (Net
    63646430uid 3894,0
    63656431decl (Decl
     
    63756441)
    63766442xt "-172000,16000,-150000,16800"
    6377 st "CLK_25_PS                    : std_logic"
    6378 )
    6379 )
    6380 *175 (PortIoOut
     6443st "CLK_25_PS                    : std_logic
     6444"
     6445)
     6446)
     6447*176 (PortIoOut
    63816448uid 3978,0
    63826449shape (CompositeShape
     
    64226489)
    64236490)
    6424 *176 (Net
     6491*177 (Net
    64256492uid 4068,0
    64266493decl (Decl
     
    64386505)
    64396506xt "-172000,16800,-150000,17600"
    6440 st "CLK_50                       : std_logic"
    6441 )
    6442 )
    6443 *177 (Net
     6507st "CLK_50                       : std_logic
     6508"
     6509)
     6510)
     6511*178 (Net
    64446512uid 4204,0
    64456513decl (Decl
     
    64566524font "Courier New,8,0"
    64576525)
    6458 xt "-172000,47600,-146500,48400"
    6459 st "SIGNAL CLK_25                       : std_logic"
    6460 )
    6461 )
    6462 *178 (PortIoOut
     6526xt "-172000,48400,-146500,49200"
     6527st "SIGNAL CLK_25                       : std_logic
     6528"
     6529)
     6530)
     6531*179 (PortIoOut
    64636532uid 4220,0
    64646533shape (CompositeShape
     
    65046573)
    65056574)
    6506 *179 (Net
     6575*180 (Net
    65076576uid 4232,0
    65086577decl (Decl
     
    65186587)
    65196588xt "-172000,3200,-150000,4000"
    6520 st "CLK                          : std_logic"
    6521 )
    6522 )
    6523 *180 (Net
     6589st "CLK                          : std_logic
     6590"
     6591)
     6592)
     6593*181 (Net
    65246594uid 4260,0
    65256595decl (Decl
     
    65366606)
    65376607xt "-172000,9600,-140500,10400"
    6538 st "adc_otr_array                : std_logic_vector(3 DOWNTO 0)"
    6539 )
    6540 )
    6541 *181 (Net
     6608st "adc_otr_array                : std_logic_vector(3 DOWNTO 0)
     6609"
     6610)
     6611)
     6612*182 (Net
    65426613uid 4270,0
    65436614decl (Decl
     
    65536624)
    65546625xt "-172000,8800,-145000,9600"
    6555 st "adc_data_array               : adc_data_array_type"
    6556 )
    6557 )
    6558 *182 (PortIoIn
     6626st "adc_data_array               : adc_data_array_type
     6627"
     6628)
     6629)
     6630*183 (PortIoIn
    65596631uid 4307,0
    65606632shape (CompositeShape
     
    66016673)
    66026674)
    6603 *183 (Net
     6675*184 (Net
    66046676uid 4399,0
    66056677decl (Decl
     
    66156687font "Courier New,8,0"
    66166688)
    6617 xt "-172000,76400,-125500,77200"
    6618 st "SIGNAL drs_clk_en                   : std_logic                                    := '0'"
    6619 )
    6620 )
    6621 *184 (Net
     6689xt "-172000,77200,-125500,78000"
     6690st "SIGNAL drs_clk_en                   : std_logic                                    := '0'
     6691"
     6692)
     6693)
     6694*185 (Net
    66226695uid 4405,0
    66236696decl (Decl
     
    66326705font "Courier New,8,0"
    66336706)
    6634 xt "-172000,82800,-140500,83600"
    6635 st "SIGNAL drs_s_cell_array             : drs_s_cell_array_type"
    6636 )
    6637 )
    6638 *185 (Net
     6707xt "-172000,83600,-140500,84400"
     6708st "SIGNAL drs_s_cell_array             : drs_s_cell_array_type
     6709"
     6710)
     6711)
     6712*186 (Net
    66396713uid 4417,0
    66406714decl (Decl
     
    66506724font "Courier New,8,0"
    66516725)
    6652 xt "-172000,77200,-125500,78000"
    6653 st "SIGNAL drs_read_s_cell              : std_logic                                    := '0'"
    6654 )
    6655 )
    6656 *186 (Net
     6726xt "-172000,78000,-125500,78800"
     6727st "SIGNAL drs_read_s_cell              : std_logic                                    := '0'
     6728"
     6729)
     6730)
     6731*187 (Net
    66576732uid 4535,0
    66586733decl (Decl
     
    66706745)
    66716746xt "-172000,31200,-123000,32000"
    6672 st "drs_channel_id               : std_logic_vector(3 downto 0)                 := (others => '0')"
    6673 )
    6674 )
    6675 *187 (Net
     6747st "drs_channel_id               : std_logic_vector(3 downto 0)                 := (others => '0')
     6748"
     6749)
     6750)
     6751*188 (Net
    66766752uid 4543,0
    66776753decl (Decl
     
    66886764)
    66896765xt "-172000,32000,-129000,32800"
    6690 st "drs_dwrite                   : std_logic                                    := '1'"
    6691 )
    6692 )
    6693 *188 (PortIoOut
     6766st "drs_dwrite                   : std_logic                                    := '1'
     6767"
     6768)
     6769)
     6770*189 (PortIoOut
    66946771uid 4551,0
    66956772shape (CompositeShape
     
    67366813)
    67376814)
    6738 *189 (PortIoOut
     6815*190 (PortIoOut
    67396816uid 4557,0
    67406817shape (CompositeShape
     
    67816858)
    67826859)
    6783 *190 (Net
     6860*191 (Net
    67846861uid 4669,0
    67856862decl (Decl
     
    67956872)
    67966873xt "-172000,5600,-150000,6400"
    6797 st "SROUT_in_0                   : std_logic"
    6798 )
    6799 )
    6800 *191 (Net
     6874st "SROUT_in_0                   : std_logic
     6875"
     6876)
     6877)
     6878*192 (Net
    68016879uid 4677,0
    68026880decl (Decl
     
    68126890)
    68136891xt "-172000,6400,-150000,7200"
    6814 st "SROUT_in_1                   : std_logic"
    6815 )
    6816 )
    6817 *192 (Net
     6892st "SROUT_in_1                   : std_logic
     6893"
     6894)
     6895)
     6896*193 (Net
    68186897uid 4685,0
    68196898decl (Decl
     
    68296908)
    68306909xt "-172000,7200,-150000,8000"
    6831 st "SROUT_in_2                   : std_logic"
    6832 )
    6833 )
    6834 *193 (Net
     6910st "SROUT_in_2                   : std_logic
     6911"
     6912)
     6913)
     6914*194 (Net
    68356915uid 4693,0
    68366916decl (Decl
     
    68466926)
    68476927xt "-172000,8000,-150000,8800"
    6848 st "SROUT_in_3                   : std_logic"
    6849 )
    6850 )
    6851 *194 (PortIoIn
     6928st "SROUT_in_3                   : std_logic
     6929"
     6930)
     6931)
     6932*195 (PortIoIn
    68526933uid 4701,0
    68536934shape (CompositeShape
     
    68946975)
    68956976)
    6896 *195 (PortIoIn
     6977*196 (PortIoIn
    68976978uid 4707,0
    68986979shape (CompositeShape
     
    69397020)
    69407021)
    6941 *196 (PortIoIn
     7022*197 (PortIoIn
    69427023uid 4713,0
    69437024shape (CompositeShape
     
    69847065)
    69857066)
    6986 *197 (PortIoIn
     7067*198 (PortIoIn
    69877068uid 4719,0
    69887069shape (CompositeShape
     
    70297110)
    70307111)
    7031 *198 (Net
     7112*199 (Net
    70327113uid 4741,0
    70337114decl (Decl
     
    70427123font "Courier New,8,0"
    70437124)
    7044 xt "-172000,78000,-146500,78800"
    7045 st "SIGNAL drs_read_s_cell_ready        : std_logic"
    7046 )
    7047 )
    7048 *199 (SaComponent
     7125xt "-172000,78800,-146500,79600"
     7126st "SIGNAL drs_read_s_cell_ready        : std_logic
     7127"
     7128)
     7129)
     7130*200 (SaComponent
    70497131uid 4903,0
    70507132optionalChildren [
    7051 *200 (CptPort
     7133*201 (CptPort
    70527134uid 4867,0
    70537135ps "OnEdgeStrategy"
     
    70827164)
    70837165)
    7084 *201 (CptPort
     7166*202 (CptPort
    70857167uid 4871,0
    70867168ps "OnEdgeStrategy"
     
    71167198)
    71177199)
    7118 *202 (CptPort
     7200*203 (CptPort
    71197201uid 4875,0
    71207202ps "OnEdgeStrategy"
     
    71507232)
    71517233)
    7152 *203 (CptPort
     7234*204 (CptPort
    71537235uid 4879,0
    71547236ps "OnEdgeStrategy"
     
    71837265)
    71847266)
    7185 *204 (CptPort
     7267*205 (CptPort
    71867268uid 4883,0
    71877269ps "OnEdgeStrategy"
     
    72167298)
    72177299)
    7218 *205 (CptPort
     7300*206 (CptPort
    72197301uid 4887,0
    72207302ps "OnEdgeStrategy"
     
    72497331)
    72507332)
    7251 *206 (CptPort
     7333*207 (CptPort
    72527334uid 4891,0
    72537335ps "OnEdgeStrategy"
     
    72827364)
    72837365)
    7284 *207 (CptPort
     7366*208 (CptPort
    72857367uid 4895,0
    72867368ps "OnEdgeStrategy"
     
    73177399)
    73187400)
    7319 *208 (CptPort
     7401*209 (CptPort
    73207402uid 4899,0
    73217403ps "OnEdgeStrategy"
     
    73537435)
    73547436)
    7355 *209 (CptPort
     7437*210 (CptPort
    73567438uid 4938,0
    73577439ps "OnEdgeStrategy"
     
    73887470)
    73897471)
    7390 *210 (CptPort
     7472*211 (CptPort
    73917473uid 4942,0
    73927474ps "OnEdgeStrategy"
     
    74237505)
    74247506)
    7425 *211 (CptPort
     7507*212 (CptPort
    74267508uid 10272,0
    74277509ps "OnEdgeStrategy"
     
    74587540)
    74597541)
    7460 *212 (CptPort
     7542*213 (CptPort
    74617543uid 10276,0
    74627544ps "OnEdgeStrategy"
     
    74937575)
    74947576)
    7495 *213 (CptPort
     7577*214 (CptPort
    74967578uid 10280,0
    74977579ps "OnEdgeStrategy"
     
    75297611)
    75307612)
    7531 *214 (CptPort
     7613*215 (CptPort
    75327614uid 10284,0
    75337615ps "OnEdgeStrategy"
     
    75657647)
    75667648)
    7567 *215 (CptPort
     7649*216 (CptPort
    75687650uid 10288,0
    75697651ps "OnEdgeStrategy"
     
    76167698stg "VerticalLayoutStrategy"
    76177699textVec [
    7618 *216 (Text
     7700*217 (Text
    76197701uid 4906,0
    76207702va (VaSet
     
    76267708tm "BdLibraryNameMgr"
    76277709)
    7628 *217 (Text
     7710*218 (Text
    76297711uid 4907,0
    76307712va (VaSet
     
    76367718tm "CptNameMgr"
    76377719)
    7638 *218 (Text
     7720*219 (Text
    76397721uid 4908,0
    76407722va (VaSet
     
    76837765archFileType "UNKNOWN"
    76847766)
    7685 *219 (Net
     7767*220 (Net
    76867768uid 4946,0
    76877769decl (Decl
     
    76987780)
    76997781xt "-172000,21600,-129000,22400"
    7700 st "RSRLOAD                      : std_logic                                    := '0'"
    7701 )
    7702 )
    7703 *220 (PortIoOut
     7782st "RSRLOAD                      : std_logic                                    := '0'
     7783"
     7784)
     7785)
     7786*221 (PortIoOut
    77047787uid 4954,0
    77057788shape (CompositeShape
     
    77467829)
    77477830)
    7748 *221 (Net
     7831*222 (Net
    77497832uid 4960,0
    77507833decl (Decl
     
    77617844)
    77627845xt "-172000,22400,-129000,23200"
    7763 st "SRCLK                        : std_logic                                    := '0'"
    7764 )
    7765 )
    7766 *222 (PortIoOut
     7846st "SRCLK                        : std_logic                                    := '0'
     7847"
     7848)
     7849)
     7850*223 (PortIoOut
    77677851uid 4968,0
    77687852shape (CompositeShape
     
    78097893)
    78107894)
    7811 *223 (Net
     7895*224 (Net
    78127896uid 5220,0
    78137897decl (Decl
     
    78267910)
    78277911xt "-172000,33600,-123000,34400"
    7828 st "led                          : std_logic_vector(7 DOWNTO 0)                 := (OTHERS => '0')"
    7829 )
    7830 )
    7831 *224 (Net
     7912st "led                          : std_logic_vector(7 DOWNTO 0)                 := (OTHERS => '0')
     7913"
     7914)
     7915)
     7916*225 (Net
    78327917uid 5472,0
    78337918decl (Decl
     
    78427927font "Courier New,8,0"
    78437928)
    7844 xt "-172000,108400,-146500,109200"
    7845 st "SIGNAL sensor_ready                 : std_logic"
    7846 )
    7847 )
    7848 *225 (Net
     7929xt "-172000,109200,-146500,110000"
     7930st "SIGNAL sensor_ready                 : std_logic
     7931"
     7932)
     7933)
     7934*226 (Net
    78497935uid 5478,0
    78507936decl (Decl
     
    78597945font "Courier New,8,0"
    78607946)
    7861 xt "-172000,107600,-142500,108400"
    7862 st "SIGNAL sensor_array                 : sensor_array_type"
    7863 )
    7864 )
    7865 *226 (Net
     7947xt "-172000,108400,-142500,109200"
     7948st "SIGNAL sensor_array                 : sensor_array_type
     7949"
     7950)
     7951)
     7952*227 (Net
    78667953uid 5632,0
    78677954lang 10
     
    78787965font "Courier New,8,0"
    78797966)
    7880 xt "-172000,58800,-137000,59600"
    7881 st "SIGNAL adc_otr                      : std_logic_vector(3 DOWNTO 0)"
    7882 )
    7883 )
    7884 *227 (Net
     7967xt "-172000,59600,-137000,60400"
     7968st "SIGNAL adc_otr                      : std_logic_vector(3 DOWNTO 0)
     7969"
     7970)
     7971)
     7972*228 (Net
    78857973uid 5640,0
    78867974decl (Decl
     
    78957983font "Courier New,8,0"
    78967984)
    7897 xt "-172000,58000,-141500,58800"
    7898 st "SIGNAL adc_data_array_int           : adc_data_array_type"
    7899 )
    7900 )
    7901 *228 (SaComponent
     7985xt "-172000,58800,-141500,59600"
     7986st "SIGNAL adc_data_array_int           : adc_data_array_type
     7987"
     7988)
     7989)
     7990*229 (SaComponent
    79027991uid 5678,0
    79037992optionalChildren [
    7904 *229 (CptPort
     7993*230 (CptPort
    79057994uid 5658,0
    79067995ps "OnEdgeStrategy"
     
    79378026)
    79388027)
    7939 *230 (CptPort
     8028*231 (CptPort
    79408029uid 5662,0
    79418030ps "OnEdgeStrategy"
     
    79748063)
    79758064)
    7976 *231 (CptPort
     8065*232 (CptPort
    79778066uid 5666,0
    79788067ps "OnEdgeStrategy"
     
    80138102)
    80148103)
    8015 *232 (CptPort
     8104*233 (CptPort
    80168105uid 5670,0
    80178106ps "OnEdgeStrategy"
     
    80498138)
    80508139)
    8051 *233 (CptPort
     8140*234 (CptPort
    80528141uid 5674,0
    80538142ps "OnEdgeStrategy"
     
    81028191stg "VerticalLayoutStrategy"
    81038192textVec [
    8104 *234 (Text
     8193*235 (Text
    81058194uid 5681,0
    81068195va (VaSet
     
    81128201tm "BdLibraryNameMgr"
    81138202)
    8114 *235 (Text
     8203*236 (Text
    81158204uid 5682,0
    81168205va (VaSet
     
    81228211tm "CptNameMgr"
    81238212)
    8124 *236 (Text
     8213*237 (Text
    81258214uid 5683,0
    81268215va (VaSet
     
    81718260archFileType "UNKNOWN"
    81728261)
    8173 *237 (SaComponent
     8262*238 (SaComponent
    81748263uid 5793,0
    81758264optionalChildren [
    8176 *238 (CptPort
     8265*239 (CptPort
    81778266uid 5753,0
    81788267ps "OnEdgeStrategy"
     
    82098298)
    82108299)
    8211 *239 (CptPort
     8300*240 (CptPort
    82128301uid 5761,0
    82138302ps "OnEdgeStrategy"
     
    82448333)
    82458334)
    8246 *240 (CptPort
     8335*241 (CptPort
    82478336uid 5765,0
    82488337ps "OnEdgeStrategy"
     
    82808369)
    82818370)
    8282 *241 (CptPort
     8371*242 (CptPort
    82838372uid 5769,0
    82848373ps "OnEdgeStrategy"
     
    83158404)
    83168405)
    8317 *242 (CptPort
     8406*243 (CptPort
    83188407uid 5773,0
    83198408ps "OnEdgeStrategy"
     
    83518440)
    83528441)
    8353 *243 (CptPort
     8442*244 (CptPort
    83548443uid 5777,0
    83558444ps "OnEdgeStrategy"
     
    83878476)
    83888477)
    8389 *244 (CptPort
     8478*245 (CptPort
    83908479uid 5781,0
    83918480ps "OnEdgeStrategy"
     
    84228511)
    84238512)
    8424 *245 (CptPort
     8513*246 (CptPort
    84258514uid 5785,0
    84268515ps "OnEdgeStrategy"
     
    84588547)
    84598548)
    8460 *246 (CptPort
     8549*247 (CptPort
    84618550uid 5789,0
    84628551ps "OnEdgeStrategy"
     
    84948583)
    84958584)
    8496 *247 (CptPort
     8585*248 (CptPort
    84978586uid 6154,0
    84988587ps "OnEdgeStrategy"
     
    85308619)
    85318620)
    8532 *248 (CptPort
     8621*249 (CptPort
    85338622uid 6317,0
    85348623ps "OnEdgeStrategy"
     
    85678656)
    85688657)
    8569 *249 (CptPort
     8658*250 (CptPort
    85708659uid 20147,0
    85718660ps "OnEdgeStrategy"
     
    86058694)
    86068695)
    8607 *250 (CptPort
     8696*251 (CptPort
    86088697uid 21545,0
    86098698ps "OnEdgeStrategy"
     
    86568745stg "VerticalLayoutStrategy"
    86578746textVec [
    8658 *251 (Text
     8747*252 (Text
    86598748uid 5796,0
    86608749va (VaSet
     
    86668755tm "BdLibraryNameMgr"
    86678756)
    8668 *252 (Text
     8757*253 (Text
    86698758uid 5797,0
    86708759va (VaSet
     
    86768765tm "CptNameMgr"
    86778766)
    8678 *253 (Text
     8767*254 (Text
    86798768uid 5798,0
    86808769va (VaSet
     
    87228811archFileType "UNKNOWN"
    87238812)
    8724 *254 (Net
     8813*255 (Net
    87258814uid 5811,0
    87268815decl (Decl
     
    87368825)
    87378826xt "-172000,36800,-150000,37600"
    8738 st "sclk                         : std_logic"
    8739 )
    8740 )
    8741 *255 (Net
     8827st "sclk                         : std_logic
     8828"
     8829)
     8830)
     8831*256 (Net
    87428832uid 5819,0
    87438833decl (Decl
     
    87548844font "Courier New,8,0"
    87558845)
    8756 xt "-172000,44000,-150000,44800"
    8757 st "sio                          : std_logic"
    8758 )
    8759 )
    8760 *256 (Net
     8846xt "-172000,44800,-150000,45600"
     8847st "sio                          : std_logic
     8848"
     8849)
     8850)
     8851*257 (Net
    87618852uid 5827,0
    87628853decl (Decl
     
    87728863)
    87738864xt "-172000,28000,-150000,28800"
    8774 st "dac_cs                       : std_logic"
    8775 )
    8776 )
    8777 *257 (Net
     8865st "dac_cs                       : std_logic
     8866"
     8867)
     8868)
     8869*258 (Net
    87788870uid 5835,0
    87798871decl (Decl
     
    87908882)
    87918883xt "-172000,37600,-140500,38400"
    8792 st "sensor_cs                    : std_logic_vector(3 DOWNTO 0)"
    8793 )
    8794 )
    8795 *258 (PortIoOut
     8884st "sensor_cs                    : std_logic_vector(3 DOWNTO 0)
     8885"
     8886)
     8887)
     8888*259 (PortIoOut
    87968889uid 5843,0
    87978890shape (CompositeShape
     
    88388931)
    88398932)
    8840 *259 (PortIoInOut
     8933*260 (PortIoInOut
    88418934uid 5849,0
    88428935shape (CompositeShape
     
    88838976)
    88848977)
    8885 *260 (PortIoOut
     8978*261 (PortIoOut
    88868979uid 5855,0
    88878980shape (CompositeShape
     
    89289021)
    89299022)
    8930 *261 (PortIoOut
     9023*262 (PortIoOut
    89319024uid 5861,0
    89329025shape (CompositeShape
     
    89739066)
    89749067)
    8975 *262 (Net
     9068*263 (Net
    89769069uid 6158,0
    89779070decl (Decl
     
    89889081)
    89899082xt "-172000,35200,-129000,36000"
    8990 st "mosi                         : std_logic                                    := '0'"
    8991 )
    8992 )
    8993 *263 (PortIoOut
     9083st "mosi                         : std_logic                                    := '0'
     9084"
     9085)
     9086)
     9087*264 (PortIoOut
    89949088uid 6166,0
    89959089shape (CompositeShape
     
    90369130)
    90379131)
    9038 *264 (Net
     9132*265 (Net
    90399133uid 6360,0
    90409134decl (Decl
     
    90539147)
    90549148xt "-172000,30400,-115500,31200"
    9055 st "denable                      : std_logic                                    := '0' -- default domino wave off"
    9056 )
    9057 )
    9058 *265 (PortIoOut
     9149st "denable                      : std_logic                                    := '0' -- default domino wave off
     9150"
     9151)
     9152)
     9153*266 (PortIoOut
    90599154uid 6368,0
    90609155shape (CompositeShape
     
    91009195)
    91019196)
    9102 *266 (MWC
     9197*267 (MWC
    91039198uid 6529,0
    91049199optionalChildren [
    9105 *267 (CptPort
     9200*268 (CptPort
    91069201uid 6501,0
    91079202optionalChildren [
    9108 *268 (Line
     9203*269 (Line
    91099204uid 6505,0
    91109205layer 5
     
    91199214]
    91209215)
    9121 *269 (Property
     9216*270 (Property
    91229217uid 6506,0
    91239218pclass "_MW_GEOM_"
     
    91649259)
    91659260)
    9166 *270 (CptPort
     9261*271 (CptPort
    91679262uid 6507,0
    91689263optionalChildren [
    9169 *271 (Line
     9264*272 (Line
    91709265uid 6511,0
    91719266layer 5
     
    92199314)
    92209315)
    9221 *272 (CptPort
     9316*273 (CptPort
    92229317uid 6512,0
    92239318optionalChildren [
    9224 *273 (Line
     9319*274 (Line
    92259320uid 6516,0
    92269321layer 5
     
    92749369)
    92759370)
    9276 *274 (CommentGraphic
     9371*275 (CommentGraphic
    92779372uid 6517,0
    92789373optionalChildren [
    9279 *275 (Property
     9374*276 (Property
    92809375uid 6519,0
    92819376pclass "_MW_GEOM_"
     
    93019396oxt "11000,10000,11000,10000"
    93029397)
    9303 *276 (CommentGraphic
     9398*277 (CommentGraphic
    93049399uid 6520,0
    93059400optionalChildren [
    9306 *277 (Property
     9401*278 (Property
    93079402uid 6522,0
    93089403pclass "_MW_GEOM_"
     
    93289423oxt "11000,6000,11000,6000"
    93299424)
    9330 *278 (Grouping
     9425*279 (Grouping
    93319426uid 6523,0
    93329427optionalChildren [
    9333 *279 (CommentGraphic
     9428*280 (CommentGraphic
    93349429uid 6525,0
    93359430shape (PolyLine2D
     
    93529447oxt "9000,6000,11000,10000"
    93539448)
    9354 *280 (CommentGraphic
     9449*281 (CommentGraphic
    93559450uid 6527,0
    93569451shape (Arc2D
     
    94059500stg "VerticalLayoutStrategy"
    94069501textVec [
    9407 *281 (Text
     9502*282 (Text
    94089503uid 6532,0
    94099504va (VaSet
     
    94159510blo "-91500,76300"
    94169511)
    9417 *282 (Text
     9512*283 (Text
    94189513uid 6533,0
    94199514va (VaSet
     
    94249519blo "-91500,77300"
    94259520)
    9426 *283 (Text
     9521*284 (Text
    94279522uid 6534,0
    94289523va (VaSet
     
    94699564)
    94709565)
    9471 *284 (SaComponent
     9566*285 (SaComponent
    94729567uid 8277,0
    94739568optionalChildren [
    9474 *285 (CptPort
     9569*286 (CptPort
    94759570uid 8246,0
    94769571ps "OnEdgeStrategy"
     
    95099604)
    95109605)
    9511 *286 (CptPort
     9606*287 (CptPort
    95129607uid 8250,0
    95139608ps "OnEdgeStrategy"
     
    95479642)
    95489643)
    9549 *287 (CptPort
     9644*288 (CptPort
    95509645uid 8254,0
    95519646ps "OnEdgeStrategy"
     
    95859680)
    95869681)
    9587 *288 (CptPort
     9682*289 (CptPort
    95889683uid 8258,0
    95899684ps "OnEdgeStrategy"
     
    96239718)
    96249719)
    9625 *289 (CptPort
     9720*290 (CptPort
    96269721uid 8262,0
    96279722ps "OnEdgeStrategy"
     
    96619756)
    96629757)
    9663 *290 (CptPort
     9758*291 (CptPort
    96649759uid 8266,0
    96659760ps "OnEdgeStrategy"
     
    97009795)
    97019796)
    9702 *291 (CptPort
     9797*292 (CptPort
    97039798uid 8270,0
    97049799ps "OnEdgeStrategy"
     
    97579852stg "VerticalLayoutStrategy"
    97589853textVec [
    9759 *292 (Text
     9854*293 (Text
    97609855uid 8280,0
    97619856va (VaSet
     
    97679862tm "BdLibraryNameMgr"
    97689863)
    9769 *293 (Text
     9864*294 (Text
    97709865uid 8281,0
    97719866va (VaSet
     
    97779872tm "CptNameMgr"
    97789873)
    9779 *294 (Text
     9874*295 (Text
    97809875uid 8282,0
    97819876va (VaSet
     
    98259920archFileType "UNKNOWN"
    98269921)
    9827 *295 (Net
     9922*296 (Net
    98289923uid 8746,0
    98299924decl (Decl
     
    98389933font "Courier New,8,0"
    98399934)
    9840 xt "-172000,106800,-146500,107600"
    9841 st "SIGNAL sclk_enable                  : std_logic"
    9842 )
    9843 )
    9844 *296 (Net
     9935xt "-172000,107600,-146500,108400"
     9936st "SIGNAL sclk_enable                  : std_logic
     9937"
     9938)
     9939)
     9940*297 (Net
    98459941uid 9004,0
    98469942lang 2
     
    98569952font "Courier New,8,0"
    98579953)
    9858 xt "-172000,57200,-146500,58000"
    9859 st "SIGNAL adc_clk_en                   : std_logic"
    9860 )
    9861 )
    9862 *297 (SaComponent
     9954xt "-172000,58000,-146500,58800"
     9955st "SIGNAL adc_clk_en                   : std_logic
     9956"
     9957)
     9958)
     9959*298 (SaComponent
    98639960uid 9175,0
    98649961optionalChildren [
    9865 *298 (CptPort
     9962*299 (CptPort
    98669963uid 9120,0
    98679964ps "OnEdgeStrategy"
     
    99009997)
    99019998)
    9902 *299 (CptPort
     9999*300 (CptPort
    990310000uid 9124,0
    990410001ps "OnEdgeStrategy"
     
    993710034)
    993810035)
    9939 *300 (CptPort
     10036*301 (CptPort
    994010037uid 9128,0
    994110038ps "OnEdgeStrategy"
     
    997210069)
    997310070)
    9974 *301 (CptPort
     10071*302 (CptPort
    997510072uid 9211,0
    997610073ps "OnEdgeStrategy"
     
    1000910106)
    1001010107)
    10011 *302 (CptPort
     10108*303 (CptPort
    1001210109uid 9215,0
    1001310110ps "OnEdgeStrategy"
     
    1004410141)
    1004510142)
    10046 *303 (CptPort
     10143*304 (CptPort
    1004710144uid 9219,0
    1004810145ps "OnEdgeStrategy"
     
    1007910176)
    1008010177)
    10081 *304 (CptPort
     10178*305 (CptPort
    1008210179uid 10030,0
    1008310180ps "OnEdgeStrategy"
     
    1011410211)
    1011510212)
    10116 *305 (CptPort
     10213*306 (CptPort
    1011710214uid 15170,0
    1011810215ps "OnEdgeStrategy"
     
    1015510252)
    1015610253)
    10157 *306 (CptPort
     10254*307 (CptPort
    1015810255uid 23071,0
    1015910256ps "OnEdgeStrategy"
     
    1019210289)
    1019310290)
    10194 *307 (CptPort
     10291*308 (CptPort
    1019510292uid 23075,0
    1019610293ps "OnEdgeStrategy"
     
    1024610343stg "VerticalLayoutStrategy"
    1024710344textVec [
    10248 *308 (Text
     10345*309 (Text
    1024910346uid 9178,0
    1025010347va (VaSet
     
    1025610353tm "BdLibraryNameMgr"
    1025710354)
    10258 *309 (Text
     10355*310 (Text
    1025910356uid 9179,0
    1026010357va (VaSet
     
    1026610363tm "CptNameMgr"
    1026710364)
    10268 *310 (Text
     10365*311 (Text
    1026910366uid 9180,0
    1027010367va (VaSet
     
    1031210409archFileType "UNKNOWN"
    1031310410)
    10314 *311 (Net
     10411*312 (Net
    1031510412uid 9231,0
    1031610413decl (Decl
     
    1032810425font "Courier New,8,0"
    1032910426)
    10330 xt "-172000,91600,-110000,92400"
    10331 st "SIGNAL ps_direction                 : std_logic                                    := '1' -- default phase shift upwards"
    10332 )
    10333 )
    10334 *312 (Net
     10427xt "-172000,92400,-110000,93200"
     10428st "SIGNAL ps_direction                 : std_logic                                    := '1' -- default phase shift upwards
     10429"
     10430)
     10431)
     10432*313 (Net
    1033510433uid 9239,0
    1033610434decl (Decl
     
    1034910447font "Courier New,8,0"
    1035010448)
    10351 xt "-172000,92400,-109000,93200"
    10352 st "SIGNAL ps_do_phase_shift            : std_logic                                    := '0' --pulse this to phase shift once"
    10353 )
    10354 )
    10355 *313 (Net
     10449xt "-172000,93200,-109000,94000"
     10450st "SIGNAL ps_do_phase_shift            : std_logic                                    := '0' --pulse this to phase shift once
     10451"
     10452)
     10453)
     10454*314 (Net
    1035610455uid 9941,0
    1035710456decl (Decl
     
    1036910468font "Courier New,8,0"
    1037010469)
    10371 xt "-172000,93200,-101500,94000"
    10372 st "SIGNAL ps_reset                     : std_logic                                    := '0' -- pulse this to reset the variable phase shift"
    10373 )
    10374 )
    10375 *314 (Net
     10470xt "-172000,94000,-101500,94800"
     10471st "SIGNAL ps_reset                     : std_logic                                    := '0' -- pulse this to reset the variable phase shift
     10472"
     10473)
     10474)
     10475*315 (Net
    1037610476uid 9949,0
    1037710477decl (Decl
     
    1038710487font "Courier New,8,0"
    1038810488)
    10389 xt "-172000,113200,-125500,114000"
    10390 st "SIGNAL srclk_enable                 : std_logic                                    := '0'"
    10391 )
    10392 )
    10393 *315 (MWC
     10489xt "-172000,114000,-125500,114800"
     10490st "SIGNAL srclk_enable                 : std_logic                                    := '0'
     10491"
     10492)
     10493)
     10494*316 (MWC
    1039410495uid 9957,0
    1039510496optionalChildren [
    10396 *316 (CptPort
     10497*317 (CptPort
    1039710498uid 9966,0
    1039810499optionalChildren [
    10399 *317 (Line
     10500*318 (Line
    1040010501uid 9970,0
    1040110502layer 5
     
    1041010511]
    1041110512)
    10412 *318 (Property
     10513*319 (Property
    1041310514uid 9971,0
    1041410515pclass "_MW_GEOM_"
     
    1045410555)
    1045510556)
    10456 *319 (CptPort
     10557*320 (CptPort
    1045710558uid 9972,0
    1045810559optionalChildren [
    10459 *320 (Line
     10560*321 (Line
    1046010561uid 9976,0
    1046110562layer 5
     
    1050810609)
    1050910610)
    10510 *321 (CptPort
     10611*322 (CptPort
    1051110612uid 9977,0
    1051210613optionalChildren [
    10513 *322 (Line
     10614*323 (Line
    1051410615uid 9981,0
    1051510616layer 5
     
    1056210663)
    1056310664)
    10564 *323 (CommentGraphic
     10665*324 (CommentGraphic
    1056510666uid 9982,0
    1056610667optionalChildren [
    10567 *324 (Property
     10668*325 (Property
    1056810669uid 9984,0
    1056910670pclass "_MW_GEOM_"
     
    1058910690oxt "11000,10000,11000,10000"
    1059010691)
    10591 *325 (CommentGraphic
     10692*326 (CommentGraphic
    1059210693uid 9985,0
    1059310694optionalChildren [
    10594 *326 (Property
     10695*327 (Property
    1059510696uid 9987,0
    1059610697pclass "_MW_GEOM_"
     
    1061610717oxt "11000,6000,11000,6000"
    1061710718)
    10618 *327 (Grouping
     10719*328 (Grouping
    1061910720uid 9988,0
    1062010721optionalChildren [
    10621 *328 (CommentGraphic
     10722*329 (CommentGraphic
    1062210723uid 9990,0
    1062310724shape (PolyLine2D
     
    1064010741oxt "9000,6000,11000,10000"
    1064110742)
    10642 *329 (CommentGraphic
     10743*330 (CommentGraphic
    1064310744uid 9992,0
    1064410745shape (Arc2D
     
    1069310794stg "VerticalLayoutStrategy"
    1069410795textVec [
    10695 *330 (Text
     10796*331 (Text
    1069610797uid 9960,0
    1069710798va (VaSet
     
    1070310804blo "-69500,56300"
    1070410805)
    10705 *331 (Text
     10806*332 (Text
    1070610807uid 9961,0
    1070710808va (VaSet
     
    1071210813blo "-69500,57300"
    1071310814)
    10714 *332 (Text
     10815*333 (Text
    1071510816uid 9962,0
    1071610817va (VaSet
     
    1075710858)
    1075810859)
    10759 *333 (Net
     10860*334 (Net
    1076010861uid 10008,0
    1076110862decl (Decl
     
    1077110872font "Courier New,8,0"
    1077210873)
    10773 xt "-172000,56400,-125500,57200"
    10774 st "SIGNAL SRCLK1                       : std_logic                                    := '0'"
    10775 )
    10776 )
    10777 *334 (Net
     10874xt "-172000,57200,-125500,58000"
     10875st "SIGNAL SRCLK1                       : std_logic                                    := '0'
     10876"
     10877)
     10878)
     10879*335 (Net
    1077810880uid 10264,0
    1077910881decl (Decl
     
    1078810890font "Courier New,8,0"
    1078910891)
    10790 xt "-172000,105200,-146500,106000"
    10791 st "SIGNAL s_trigger                    : std_logic"
    10792 )
    10793 )
    10794 *335 (Net
     10892xt "-172000,106000,-146500,106800"
     10893st "SIGNAL s_trigger                    : std_logic
     10894"
     10895)
     10896)
     10897*336 (Net
    1079510898uid 10296,0
    1079610899decl (Decl
     
    1080510908font "Courier New,8,0"
    1080610909)
    10807 xt "-172000,115600,-146500,116400"
    10808 st "SIGNAL start_srin_write_8b          : std_logic"
    10809 )
    10810 )
    10811 *336 (Net
     10910xt "-172000,116400,-146500,117200"
     10911st "SIGNAL start_srin_write_8b          : std_logic
     10912"
     10913)
     10914)
     10915*337 (Net
    1081210916uid 10302,0
    1081310917decl (Decl
     
    1082310927font "Courier New,8,0"
    1082410928)
    10825 xt "-172000,114000,-125500,114800"
    10826 st "SIGNAL srin_write_ack               : std_logic                                    := '0'"
    10827 )
    10828 )
    10829 *337 (Net
     10929xt "-172000,114800,-125500,115600"
     10930st "SIGNAL srin_write_ack               : std_logic                                    := '0'
     10931"
     10932)
     10933)
     10934*338 (Net
    1083010935uid 10308,0
    1083110936decl (Decl
     
    1084110946font "Courier New,8,0"
    1084210947)
    10843 xt "-172000,114800,-125500,115600"
    10844 st "SIGNAL srin_write_ready             : std_logic                                    := '0'"
    10845 )
    10846 )
    10847 *338 (Net
     10948xt "-172000,115600,-125500,116400"
     10949st "SIGNAL srin_write_ready             : std_logic                                    := '0'
     10950"
     10951)
     10952)
     10953*339 (Net
    1084810954uid 10314,0
    1084910955decl (Decl
     
    1086010966font "Courier New,8,0"
    1086110967)
    10862 xt "-172000,83600,-119500,84400"
    10863 st "SIGNAL drs_srin_data                : std_logic_vector(7 downto 0)                 := (others => '0')"
    10864 )
    10865 )
    10866 *339 (Net
     10968xt "-172000,84400,-119500,85200"
     10969st "SIGNAL drs_srin_data                : std_logic_vector(7 downto 0)                 := (others => '0')
     10970"
     10971)
     10972)
     10973*340 (Net
    1086710974uid 10320,0
    1086810975decl (Decl
     
    1087910986)
    1088010987xt "-172000,23200,-129000,24000"
    10881 st "SRIN_out                     : std_logic                                    := '0'"
    10882 )
    10883 )
    10884 *340 (PortIoOut
     10988st "SRIN_out                     : std_logic                                    := '0'
     10989"
     10990)
     10991)
     10992*341 (PortIoOut
    1088510993uid 10328,0
    1088610994shape (CompositeShape
     
    1092711035)
    1092811036)
    10929 *341 (MWC
     11037*342 (MWC
    1093011038uid 10380,0
    1093111039optionalChildren [
    10932 *342 (CptPort
     11040*343 (CptPort
    1093311041uid 10344,0
    1093411042optionalChildren [
    10935 *343 (Line
     11043*344 (Line
    1093611044uid 10348,0
    1093711045layer 5
     
    1098511093)
    1098611094)
    10987 *344 (CptPort
     11095*345 (CptPort
    1098811096uid 10349,0
    1098911097optionalChildren [
    10990 *345 (Property
     11098*346 (Property
    1099111099uid 10353,0
    1099211100pclass "_MW_GEOM_"
     
    1099411102ptn "String"
    1099511103)
    10996 *346 (Line
     11104*347 (Line
    1099711105uid 10354,0
    1099811106layer 5
     
    1104811156)
    1104911157)
    11050 *347 (CptPort
     11158*348 (CptPort
    1105111159uid 10355,0
    1105211160optionalChildren [
    11053 *348 (Line
     11161*349 (Line
    1105411162uid 10359,0
    1105511163layer 5
     
    1110111209)
    1110211210)
    11103 *349 (CommentGraphic
     11211*350 (CommentGraphic
    1110411212uid 10360,0
    1110511213shape (Arc2D
     
    1112211230oxt "7000,6003,11000,8000"
    1112311231)
    11124 *350 (CommentGraphic
     11232*351 (CommentGraphic
    1112511233uid 10362,0
    1112611234shape (Arc2D
     
    1114311251oxt "6996,8005,11000,10000"
    1114411252)
    11145 *351 (Grouping
     11253*352 (Grouping
    1114611254uid 10364,0
    1114711255optionalChildren [
    11148 *352 (CommentGraphic
     11256*353 (CommentGraphic
    1114911257uid 10366,0
    1115011258optionalChildren [
    11151 *353 (Property
     11259*354 (Property
    1115211260uid 10368,0
    1115311261pclass "_MW_GEOM_"
     
    1118011288oxt "7000,6000,11000,9998"
    1118111289)
    11182 *354 (CommentGraphic
     11290*355 (CommentGraphic
    1118311291uid 10369,0
    1118411292optionalChildren [
    11185 *355 (Property
     11293*356 (Property
    1118611294uid 10371,0
    1118711295pclass "_MW_GEOM_"
     
    1122511333oxt "7000,6000,11000,10000"
    1122611334)
    11227 *356 (CommentGraphic
     11335*357 (CommentGraphic
    1122811336uid 10372,0
    1122911337shape (PolyLine2D
     
    1124411352oxt "11000,8000,11000,8000"
    1124511353)
    11246 *357 (CommentGraphic
     11354*358 (CommentGraphic
    1124711355uid 10374,0
    1124811356optionalChildren [
    11249 *358 (Property
     11357*359 (Property
    1125011358uid 10376,0
    1125111359pclass "_MW_GEOM_"
     
    1127111379oxt "7000,6000,7000,6000"
    1127211380)
    11273 *359 (CommentGraphic
     11381*360 (CommentGraphic
    1127411382uid 10377,0
    1127511383optionalChildren [
    11276 *360 (Property
     11384*361 (Property
    1127711385uid 10379,0
    1127811386pclass "_MW_GEOM_"
     
    1131711425stg "VerticalLayoutStrategy"
    1131811426textVec [
    11319 *361 (Text
     11427*362 (Text
    1132011428uid 10383,0
    1132111429va (VaSet
     
    1132711435blo "-98500,70300"
    1132811436)
    11329 *362 (Text
     11437*363 (Text
    1133011438uid 10384,0
    1133111439va (VaSet
     
    1133611444blo "-98500,71300"
    1133711445)
    11338 *363 (Text
     11446*364 (Text
    1133911447uid 10385,0
    1134011448va (VaSet
     
    1138111489)
    1138211490)
    11383 *364 (Net
     11491*365 (Net
    1138411492uid 10627,0
    1138511493decl (Decl
     
    1139411502font "Courier New,8,0"
    1139511503)
    11396 xt "-172000,109200,-146500,110000"
    11397 st "SIGNAL socks_connected              : std_logic"
    11398 )
    11399 )
    11400 *365 (Net
     11504xt "-172000,110000,-146500,110800"
     11505st "SIGNAL socks_connected              : std_logic
     11506"
     11507)
     11508)
     11509*366 (Net
    1140111510uid 10635,0
    1140211511decl (Decl
     
    1141111520font "Courier New,8,0"
    1141211521)
    11413 xt "-172000,110000,-146500,110800"
    11414 st "SIGNAL socks_waiting                : std_logic"
    11415 )
    11416 )
    11417 *366 (Net
     11522xt "-172000,110800,-146500,111600"
     11523st "SIGNAL socks_waiting                : std_logic
     11524"
     11525)
     11526)
     11527*367 (Net
    1141811528uid 10721,0
    1141911529decl (Decl
     
    1142911539)
    1143011540xt "-172000,32800,-150000,33600"
    11431 st "green                        : std_logic"
    11432 )
    11433 )
    11434 *367 (PortIoOut
     11541st "green                        : std_logic
     11542"
     11543)
     11544)
     11545*368 (PortIoOut
    1143511546uid 10729,0
    1143611547shape (CompositeShape
     
    1147611587)
    1147711588)
    11478 *368 (Net
     11589*369 (Net
    1147911590uid 10735,0
    1148011591decl (Decl
     
    1149011601)
    1149111602xt "-172000,26400,-150000,27200"
    11492 st "amber                        : std_logic"
    11493 )
    11494 )
    11495 *369 (PortIoOut
     11603st "amber                        : std_logic
     11604"
     11605)
     11606)
     11607*370 (PortIoOut
    1149611608uid 10743,0
    1149711609shape (CompositeShape
     
    1153711649)
    1153811650)
    11539 *370 (Net
     11651*371 (Net
    1154011652uid 10749,0
    1154111653decl (Decl
     
    1155111663)
    1155211664xt "-172000,36000,-150000,36800"
    11553 st "red                          : std_logic"
    11554 )
    11555 )
    11556 *371 (PortIoOut
     11665st "red                          : std_logic
     11666"
     11667)
     11668)
     11669*372 (PortIoOut
    1155711670uid 10757,0
    1155811671shape (CompositeShape
     
    1159811711)
    1159911712)
    11600 *372 (SaComponent
     11713*373 (SaComponent
    1160111714uid 11209,0
    1160211715optionalChildren [
    11603 *373 (CptPort
     11716*374 (CptPort
    1160411717uid 11181,0
    1160511718ps "OnEdgeStrategy"
     
    1163411747)
    1163511748)
    11636 *374 (CptPort
     11749*375 (CptPort
    1163711750uid 11185,0
    1163811751ps "OnEdgeStrategy"
     
    1166911782)
    1167011783)
    11671 *375 (CptPort
     11784*376 (CptPort
    1167211785uid 11189,0
    1167311786ps "OnEdgeStrategy"
     
    1170411817)
    1170511818)
    11706 *376 (CptPort
     11819*377 (CptPort
    1170711820uid 11193,0
    1170811821ps "OnEdgeStrategy"
     
    1173911852)
    1174011853)
    11741 *377 (CptPort
     11854*378 (CptPort
    1174211855uid 11197,0
    1174311856ps "OnEdgeStrategy"
     
    1177211885)
    1177311886)
    11774 *378 (CptPort
     11887*379 (CptPort
    1177511888uid 11201,0
    1177611889ps "OnEdgeStrategy"
     
    1180511918)
    1180611919)
    11807 *379 (CptPort
     11920*380 (CptPort
    1180811921uid 11205,0
    1180911922ps "OnEdgeStrategy"
     
    1183811951)
    1183911952)
    11840 *380 (CptPort
     11953*381 (CptPort
    1184111954uid 12693,0
    1184211955ps "OnEdgeStrategy"
     
    1187311986)
    1187411987)
    11875 *381 (CptPort
     11988*382 (CptPort
    1187611989uid 22344,0
    1187711990ps "OnEdgeStrategy"
     
    1190612019)
    1190712020)
    11908 *382 (CptPort
     12021*383 (CptPort
    1190912022uid 22348,0
    1191012023ps "OnEdgeStrategy"
     
    1195612069stg "VerticalLayoutStrategy"
    1195712070textVec [
    11958 *383 (Text
     12071*384 (Text
    1195912072uid 11212,0
    1196012073va (VaSet
     
    1196612079tm "BdLibraryNameMgr"
    1196712080)
    11968 *384 (Text
     12081*385 (Text
    1196912082uid 11213,0
    1197012083va (VaSet
     
    1197612089tm "CptNameMgr"
    1197712090)
    11978 *385 (Text
     12091*386 (Text
    1197912092uid 11214,0
    1198012093va (VaSet
     
    1203512148archFileType "UNKNOWN"
    1203612149)
    12037 *386 (Net
     12150*387 (Net
    1203812151uid 11403,0
    1203912152decl (Decl
     
    1204812161font "Courier New,8,0"
    1204912162)
    12050 xt "-172000,82000,-146500,82800"
    12051 st "SIGNAL drs_readout_started          : std_logic"
    12052 )
    12053 )
    12054 *387 (Net
     12163xt "-172000,82800,-146500,83600"
     12164st "SIGNAL drs_readout_started          : std_logic
     12165"
     12166)
     12167)
     12168*388 (Net
    1205512169uid 11856,0
    1205612170decl (Decl
     
    1206512179font "Courier New,8,0"
    1206612180)
    12067 xt "-172000,117200,-146500,118000"
    12068 st "SIGNAL trigger_enable               : std_logic"
    12069 )
    12070 )
    12071 *388 (MWC
     12181xt "-172000,118000,-146500,118800"
     12182st "SIGNAL trigger_enable               : std_logic
     12183"
     12184)
     12185)
     12186*389 (MWC
    1207212187uid 12295,0
    1207312188optionalChildren [
    12074 *389 (CptPort
     12189*390 (CptPort
    1207512190uid 12267,0
    1207612191optionalChildren [
    12077 *390 (Line
     12192*391 (Line
    1207812193uid 12271,0
    1207912194layer 5
     
    1208812203]
    1208912204)
    12090 *391 (Property
     12205*392 (Property
    1209112206uid 12272,0
    1209212207pclass "_MW_GEOM_"
     
    1213512250)
    1213612251)
    12137 *392 (CptPort
     12252*393 (CptPort
    1213812253uid 12273,0
    1213912254optionalChildren [
    12140 *393 (Line
     12255*394 (Line
    1214112256uid 12277,0
    1214212257layer 5
     
    1219012305)
    1219112306)
    12192 *394 (CptPort
     12307*395 (CptPort
    1219312308uid 12278,0
    1219412309optionalChildren [
    12195 *395 (Line
     12310*396 (Line
    1219612311uid 12282,0
    1219712312layer 5
     
    1224312358)
    1224412359)
    12245 *396 (CommentGraphic
     12360*397 (CommentGraphic
    1224612361uid 12283,0
    1224712362optionalChildren [
    12248 *397 (Property
     12363*398 (Property
    1224912364uid 12285,0
    1225012365pclass "_MW_GEOM_"
     
    1227012385oxt "7000,10000,7000,10000"
    1227112386)
    12272 *398 (CommentGraphic
     12387*399 (CommentGraphic
    1227312388uid 12286,0
    1227412389optionalChildren [
    12275 *399 (Property
     12390*400 (Property
    1227612391uid 12288,0
    1227712392pclass "_MW_GEOM_"
     
    1229712412oxt "7000,6000,7000,6000"
    1229812413)
    12299 *400 (Grouping
     12414*401 (Grouping
    1230012415uid 12289,0
    1230112416optionalChildren [
    12302 *401 (CommentGraphic
     12417*402 (CommentGraphic
    1230312418uid 12291,0
    1230412419shape (PolyLine2D
     
    1232112436oxt "7000,6000,9000,10000"
    1232212437)
    12323 *402 (CommentGraphic
     12438*403 (CommentGraphic
    1232412439uid 12293,0
    1232512440shape (Arc2D
     
    1237412489stg "VerticalLayoutStrategy"
    1237512490textVec [
    12376 *403 (Text
     12491*404 (Text
    1237712492uid 12298,0
    1237812493va (VaSet
     
    1238412499blo "-92500,71300"
    1238512500)
    12386 *404 (Text
     12501*405 (Text
    1238712502uid 12299,0
    1238812503va (VaSet
     
    1239312508blo "-92500,72300"
    1239412509)
    12395 *405 (Text
     12510*406 (Text
    1239612511uid 12300,0
    1239712512va (VaSet
     
    1243812553)
    1243912554)
    12440 *406 (SaComponent
     12555*407 (SaComponent
    1244112556uid 12625,0
    1244212557optionalChildren [
    12443 *407 (CptPort
     12558*408 (CptPort
    1244412559uid 12605,0
    1244512560ps "OnEdgeStrategy"
     
    1247412589)
    1247512590)
    12476 *408 (CptPort
     12591*409 (CptPort
    1247712592uid 12609,0
    1247812593ps "OnEdgeStrategy"
     
    1251012625)
    1251112626)
    12512 *409 (CptPort
     12627*410 (CptPort
    1251312628uid 12613,0
    1251412629ps "OnEdgeStrategy"
     
    1254512660)
    1254612661)
    12547 *410 (CptPort
     12662*411 (CptPort
    1254812663uid 12617,0
    1254912664ps "OnEdgeStrategy"
     
    1257912694)
    1258012695)
    12581 *411 (CptPort
     12696*412 (CptPort
    1258212697uid 12621,0
    1258312698ps "OnEdgeStrategy"
     
    1261512730)
    1261612731)
    12617 *412 (CptPort
     12732*413 (CptPort
    1261812733uid 12673,0
    1261912734ps "OnEdgeStrategy"
     
    1266512780stg "VerticalLayoutStrategy"
    1266612781textVec [
    12667 *413 (Text
     12782*414 (Text
    1266812783uid 12628,0
    1266912784va (VaSet
     
    1267512790tm "BdLibraryNameMgr"
    1267612791)
    12677 *414 (Text
     12792*415 (Text
    1267812793uid 12629,0
    1267912794va (VaSet
     
    1268512800tm "CptNameMgr"
    1268612801)
    12687 *415 (Text
     12802*416 (Text
    1268812803uid 12630,0
    1268912804va (VaSet
     
    1273212847archFileType "UNKNOWN"
    1273312848)
    12734 *416 (Net
     12849*417 (Net
    1273512850uid 12647,0
    1273612851decl (Decl
     
    1275012865font "Courier New,8,0"
    1275112866)
    12752 xt "-172000,78800,-125500,81200"
     12867xt "-172000,79600,-125500,82000"
    1275312868st "-- --
    1275412869--      drs_dwrite : out std_logic := '1';
    12755 SIGNAL drs_readout_ready            : std_logic                                    := '0'"
    12756 )
    12757 )
    12758 *417 (Net
     12870SIGNAL drs_readout_ready            : std_logic                                    := '0'
     12871"
     12872)
     12873)
     12874*418 (Net
    1275912875uid 12653,0
    1276012876decl (Decl
     
    1276912885font "Courier New,8,0"
    1277012886)
    12771 xt "-172000,81200,-146500,82000"
    12772 st "SIGNAL drs_readout_ready_ack        : std_logic"
    12773 )
    12774 )
    12775 *418 (SaComponent
     12887xt "-172000,82000,-146500,82800"
     12888st "SIGNAL drs_readout_ready_ack        : std_logic
     12889"
     12890)
     12891)
     12892*419 (SaComponent
    1277612893uid 13117,0
    1277712894optionalChildren [
    12778 *419 (CptPort
     12895*420 (CptPort
    1277912896uid 13101,0
    1278012897ps "OnEdgeStrategy"
     
    1281012927)
    1281112928)
    12812 *420 (CptPort
     12929*421 (CptPort
    1281312930uid 13105,0
    1281412931ps "OnEdgeStrategy"
     
    1284412961)
    1284512962)
    12846 *421 (CptPort
     12963*422 (CptPort
    1284712964uid 13109,0
    1284812965ps "OnEdgeStrategy"
     
    1287912996)
    1288012997)
    12881 *422 (CptPort
     12998*423 (CptPort
    1288212999uid 13113,0
    1288313000ps "OnEdgeStrategy"
     
    1293013047stg "VerticalLayoutStrategy"
    1293113048textVec [
    12932 *423 (Text
     13049*424 (Text
    1293313050uid 13120,0
    1293413051va (VaSet
     
    1294013057tm "BdLibraryNameMgr"
    1294113058)
    12942 *424 (Text
     13059*425 (Text
    1294313060uid 13121,0
    1294413061va (VaSet
     
    1295013067tm "CptNameMgr"
    1295113068)
    12952 *425 (Text
     13069*426 (Text
    1295313070uid 13122,0
    1295413071va (VaSet
     
    1300913126archFileType "UNKNOWN"
    1301013127)
    13011 *426 (Net
     13128*427 (Net
    1301213129uid 13157,0
    1301313130decl (Decl
     
    1302313140font "Courier New,8,0"
    1302413141)
    13025 xt "-172000,60400,-125500,61200"
    13026 st "SIGNAL c_trigger_enable             : std_logic                                    := '0'"
    13027 )
    13028 )
    13029 *427 (MWC
     13142xt "-172000,61200,-125500,62000"
     13143st "SIGNAL c_trigger_enable             : std_logic                                    := '0'
     13144"
     13145)
     13146)
     13147*428 (MWC
    1303013148uid 13266,0
    1303113149optionalChildren [
    13032 *428 (CptPort
     13150*429 (CptPort
    1303313151uid 13230,0
    1303413152optionalChildren [
    13035 *429 (Line
     13153*430 (Line
    1303613154uid 13234,0
    1303713155layer 5
     
    1308413202)
    1308513203)
    13086 *430 (CptPort
     13204*431 (CptPort
    1308713205uid 13235,0
    1308813206optionalChildren [
    13089 *431 (Property
     13207*432 (Property
    1309013208uid 13239,0
    1309113209pclass "_MW_GEOM_"
     
    1309313211ptn "String"
    1309413212)
    13095 *432 (Line
     13213*433 (Line
    1309613214uid 13240,0
    1309713215layer 5
     
    1314413262)
    1314513263)
    13146 *433 (CptPort
     13264*434 (CptPort
    1314713265uid 13241,0
    1314813266optionalChildren [
    13149 *434 (Line
     13267*435 (Line
    1315013268uid 13245,0
    1315113269layer 5
     
    1319813316)
    1319913317)
    13200 *435 (CommentGraphic
     13318*436 (CommentGraphic
    1320113319uid 13246,0
    1320213320shape (Arc2D
     
    1321913337oxt "7000,6003,11000,8000"
    1322013338)
    13221 *436 (CommentGraphic
     13339*437 (CommentGraphic
    1322213340uid 13248,0
    1322313341shape (Arc2D
     
    1324013358oxt "7000,8005,11004,10000"
    1324113359)
    13242 *437 (Grouping
     13360*438 (Grouping
    1324313361uid 13250,0
    1324413362optionalChildren [
    13245 *438 (CommentGraphic
     13363*439 (CommentGraphic
    1324613364uid 13252,0
    1324713365optionalChildren [
    13248 *439 (Property
     13366*440 (Property
    1324913367uid 13254,0
    1325013368pclass "_MW_GEOM_"
     
    1327713395oxt "7000,6000,11000,9998"
    1327813396)
    13279 *440 (CommentGraphic
     13397*441 (CommentGraphic
    1328013398uid 13255,0
    1328113399optionalChildren [
    13282 *441 (Property
     13400*442 (Property
    1328313401uid 13257,0
    1328413402pclass "_MW_GEOM_"
     
    1332213440oxt "7000,6000,11000,10000"
    1332313441)
    13324 *442 (CommentGraphic
     13442*443 (CommentGraphic
    1332513443uid 13258,0
    1332613444shape (PolyLine2D
     
    1334113459oxt "7000,8000,7000,8000"
    1334213460)
    13343 *443 (CommentGraphic
     13461*444 (CommentGraphic
    1334413462uid 13260,0
    1334513463optionalChildren [
    13346 *444 (Property
     13464*445 (Property
    1334713465uid 13262,0
    1334813466pclass "_MW_GEOM_"
     
    1336813486oxt "11000,6000,11000,6000"
    1336913487)
    13370 *445 (CommentGraphic
     13488*446 (CommentGraphic
    1337113489uid 13263,0
    1337213490optionalChildren [
    13373 *446 (Property
     13491*447 (Property
    1337413492uid 13265,0
    1337513493pclass "_MW_GEOM_"
     
    1341413532stg "VerticalLayoutStrategy"
    1341513533textVec [
    13416 *447 (Text
     13534*448 (Text
    1341713535uid 13269,0
    1341813536va (VaSet
     
    1342413542blo "43500,62300"
    1342513543)
    13426 *448 (Text
     13544*449 (Text
    1342713545uid 13270,0
    1342813546va (VaSet
     
    1343313551blo "43500,63300"
    1343413552)
    13435 *449 (Text
     13553*450 (Text
    1343613554uid 13271,0
    1343713555va (VaSet
     
    1347813596)
    1347913597)
    13480 *450 (PortIoIn
     13598*451 (PortIoIn
    1348113599uid 13689,0
    1348213600shape (CompositeShape
     
    1352313641)
    1352413642)
    13525 *451 (Net
     13643*452 (Net
    1352613644uid 13701,0
    1352713645decl (Decl
     
    1353813656)
    1353913657xt "-172000,4000,-140500,4800"
    13540 st "D_T_in                       : std_logic_vector(1 DOWNTO 0)"
    13541 )
    13542 )
    13543 *452 (PortIoIn
     13658st "D_T_in                       : std_logic_vector(1 DOWNTO 0)
     13659"
     13660)
     13661)
     13662*453 (PortIoIn
    1354413663uid 14042,0
    1354513664shape (CompositeShape
     
    1358613705)
    1358713706)
    13588 *453 (Net
     13707*454 (Net
    1358913708uid 14054,0
    1359013709decl (Decl
     
    1360113720)
    1360213721xt "-172000,12000,-118500,12800"
    13603 st "drs_refclk_in                : std_logic -- used to check if DRS REFCLK exsists, if not DENABLE inhibit"
    13604 )
    13605 )
    13606 *454 (PortIoIn
     13722st "drs_refclk_in                : std_logic -- used to check if DRS REFCLK exsists, if not DENABLE inhibit
     13723"
     13724)
     13725)
     13726*455 (PortIoIn
    1360713727uid 14165,0
    1360813728shape (CompositeShape
     
    1364913769)
    1365013770)
    13651 *455 (Net
     13771*456 (Net
    1365213772uid 14177,0
    1365313773decl (Decl
     
    1366513785)
    1366613786xt "-172000,12800,-111000,13600"
    13667 st "plllock_in                   : std_logic_vector(3 DOWNTO 0) -- high level, if dominowave is running and DRS PLL locked"
    13668 )
    13669 )
    13670 *456 (SaComponent
     13787st "plllock_in                   : std_logic_vector(3 DOWNTO 0) -- high level, if dominowave is running and DRS PLL locked
     13788"
     13789)
     13790)
     13791*457 (SaComponent
    1367113792uid 14417,0
    1367213793optionalChildren [
    13673 *457 (CptPort
     13794*458 (CptPort
    1367413795uid 14397,0
    1367513796ps "OnEdgeStrategy"
     
    1370413825)
    1370513826)
    13706 *458 (CptPort
     13827*459 (CptPort
    1370713828uid 14401,0
    1370813829ps "OnEdgeStrategy"
     
    1373713858)
    1373813859)
    13739 *459 (CptPort
     13860*460 (CptPort
    1374013861uid 14405,0
    1374113862ps "OnEdgeStrategy"
     
    1377413895)
    1377513896)
    13776 *460 (CptPort
     13897*461 (CptPort
    1377713898uid 14409,0
    1377813899ps "OnEdgeStrategy"
     
    1381013931)
    1381113932)
    13812 *461 (CptPort
     13933*462 (CptPort
    1381313934uid 14413,0
    1381413935ps "OnEdgeStrategy"
     
    1386313984stg "VerticalLayoutStrategy"
    1386413985textVec [
    13865 *462 (Text
     13986*463 (Text
    1386613987uid 14420,0
    1386713988va (VaSet
     
    1387313994tm "BdLibraryNameMgr"
    1387413995)
    13875 *463 (Text
     13996*464 (Text
    1387613997uid 14421,0
    1387713998va (VaSet
     
    1388314004tm "CptNameMgr"
    1388414005)
    13885 *464 (Text
     14006*465 (Text
    1388614007uid 14422,0
    1388714008va (VaSet
     
    1393114052archFileType "UNKNOWN"
    1393214053)
    13933 *465 (Net
     14054*466 (Net
    1393414055uid 14477,0
    1393514056decl (Decl
     
    1394514066)
    1394614067xt "-172000,24800,-150000,25600"
    13947 st "alarm_refclk_too_high        : std_logic"
    13948 )
    13949 )
    13950 *466 (PortIoOut
     14068st "alarm_refclk_too_high        : std_logic
     14069"
     14070)
     14071)
     14072*467 (PortIoOut
    1395114073uid 14485,0
    1395214074shape (CompositeShape
     
    1399214114)
    1399314115)
    13994 *467 (Net
     14116*468 (Net
    1399514117uid 14491,0
    1399614118decl (Decl
     
    1400714129)
    1400814130xt "-172000,25600,-150000,26400"
    14009 st "alarm_refclk_too_low         : std_logic"
    14010 )
    14011 )
    14012 *468 (PortIoOut
     14131st "alarm_refclk_too_low         : std_logic
     14132"
     14133)
     14134)
     14135*469 (PortIoOut
    1401314136uid 14499,0
    1401414137shape (CompositeShape
     
    1405414177)
    1405514178)
    14056 *469 (Net
     14179*470 (Net
    1405714180uid 14620,0
    1405814181decl (Decl
     
    1406914192)
    1407014193xt "-172000,27200,-140000,28000"
    14071 st "counter_result               : std_logic_vector(11 DOWNTO 0)"
    14072 )
    14073 )
    14074 *470 (PortIoOut
     14194st "counter_result               : std_logic_vector(11 DOWNTO 0)
     14195"
     14196)
     14197)
     14198*471 (PortIoOut
    1407514199uid 14628,0
    1407614200shape (CompositeShape
     
    1411614240)
    1411714241)
    14118 *471 (MWC
     14242*472 (MWC
    1411914243uid 14991,0
    1412014244optionalChildren [
    14121 *472 (CptPort
     14245*473 (CptPort
    1412214246uid 14963,0
    1412314247optionalChildren [
    14124 *473 (Line
     14248*474 (Line
    1412514249uid 14967,0
    1412614250layer 5
     
    1413514259]
    1413614260)
    14137 *474 (Property
     14261*475 (Property
    1413814262uid 14968,0
    1413914263pclass "_MW_GEOM_"
     
    1418314307)
    1418414308)
    14185 *475 (CptPort
     14309*476 (CptPort
    1418614310uid 14969,0
    1418714311optionalChildren [
    14188 *476 (Line
     14312*477 (Line
    1418914313uid 14973,0
    1419014314layer 5
     
    1423914363)
    1424014364)
    14241 *477 (CptPort
     14365*478 (CptPort
    1424214366uid 14974,0
    1424314367optionalChildren [
    14244 *478 (Line
     14368*479 (Line
    1424514369uid 14978,0
    1424614370layer 5
     
    1429514419)
    1429614420)
    14297 *479 (CommentGraphic
     14421*480 (CommentGraphic
    1429814422uid 14979,0
    1429914423optionalChildren [
    14300 *480 (Property
     14424*481 (Property
    1430114425uid 14981,0
    1430214426pclass "_MW_GEOM_"
     
    1432214446oxt "7000,10000,7000,10000"
    1432314447)
    14324 *481 (CommentGraphic
     14448*482 (CommentGraphic
    1432514449uid 14982,0
    1432614450optionalChildren [
    14327 *482 (Property
     14451*483 (Property
    1432814452uid 14984,0
    1432914453pclass "_MW_GEOM_"
     
    1434914473oxt "7000,6000,7000,6000"
    1435014474)
    14351 *483 (Grouping
     14475*484 (Grouping
    1435214476uid 14985,0
    1435314477optionalChildren [
    14354 *484 (CommentGraphic
     14478*485 (CommentGraphic
    1435514479uid 14987,0
    1435614480shape (PolyLine2D
     
    1437314497oxt "7000,6000,9000,10000"
    1437414498)
    14375 *485 (CommentGraphic
     14499*486 (CommentGraphic
    1437614500uid 14989,0
    1437714501shape (Arc2D
     
    1442614550stg "VerticalLayoutStrategy"
    1442714551textVec [
    14428 *486 (Text
     14552*487 (Text
    1442914553uid 14994,0
    1443014554va (VaSet
     
    1443614560blo "162500,76300"
    1443714561)
    14438 *487 (Text
     14562*488 (Text
    1443914563uid 14995,0
    1444014564va (VaSet
     
    1444514569blo "162500,77300"
    1444614570)
    14447 *488 (Text
     14571*489 (Text
    1444814572uid 14996,0
    1444914573va (VaSet
     
    1449014614)
    1449114615)
    14492 *489 (MWC
     14616*490 (MWC
    1449314617uid 15058,0
    1449414618optionalChildren [
    14495 *490 (CptPort
     14619*491 (CptPort
    1449614620uid 15045,0
    1449714621optionalChildren [
    14498 *491 (Line
     14622*492 (Line
    1449914623uid 15049,0
    1450014624layer 5
     
    1455614680)
    1455714681)
    14558 *492 (CptPort
     14682*493 (CptPort
    1455914683uid 15050,0
    1456014684optionalChildren [
    14561 *493 (Line
     14685*494 (Line
    1456214686uid 15054,0
    1456314687layer 5
     
    1457214696]
    1457314697)
    14574 *494 (Circle
     14698*495 (Circle
    1457514699uid 15055,0
    1457614700va (VaSet
     
    1463414758)
    1463514759)
    14636 *495 (CommentGraphic
     14760*496 (CommentGraphic
    1463714761uid 15056,0
    1463814762shape (CustomPolygon
     
    1467614800stg "VerticalLayoutStrategy"
    1467714801textVec [
    14678 *496 (Text
     14802*497 (Text
    1467914803uid 15061,0
    1468014804va (VaSet
     
    1468614810blo "155350,77900"
    1468714811)
    14688 *497 (Text
     14812*498 (Text
    1468914813uid 15062,0
    1469014814va (VaSet
     
    1469514819blo "155350,78900"
    1469614820)
    14697 *498 (Text
     14821*499 (Text
    1469814822uid 15063,0
    1469914823va (VaSet
     
    1474014864)
    1474114865)
    14742 *499 (Net
     14866*500 (Net
    1474314867uid 15077,0
    1474414868decl (Decl
     
    1475614880font "Courier New,8,0"
    1475714881)
    14758 xt "-172000,66800,-112000,67600"
    14759 st "SIGNAL denable_prim                 : std_logic                                    := '0' -- default domino wave off"
    14760 )
    14761 )
    14762 *500 (Net
     14882xt "-172000,67600,-112000,68400"
     14883st "SIGNAL denable_prim                 : std_logic                                    := '0' -- default domino wave off
     14884"
     14885)
     14886)
     14887*501 (Net
    1476314888uid 15079,0
    1476414889decl (Decl
     
    1477614901font "Courier New,8,0"
    1477714902)
    14778 xt "-172000,70000,-112000,70800"
    14779 st "SIGNAL din1                         : std_logic                                    := '0' -- default domino wave off"
    14780 )
    14781 )
    14782 *501 (Net
     14903xt "-172000,70800,-112000,71600"
     14904st "SIGNAL din1                         : std_logic                                    := '0' -- default domino wave off
     14905"
     14906)
     14907)
     14908*502 (Net
    1478314909uid 15492,0
    1478414910decl (Decl
     
    1479314919font "Courier New,8,0"
    1479414920)
    14795 xt "-172000,119600,-146500,120400"
    14796 st "SIGNAL trigger_out                  : std_logic"
    14797 )
    14798 )
    14799 *502 (Net
     14921xt "-172000,120400,-146500,121200"
     14922st "SIGNAL trigger_out                  : std_logic
     14923"
     14924)
     14925)
     14926*503 (Net
    1480014927uid 15748,0
    1480114928lang 2
     
    1481414941font "Courier New,8,0"
    1481514942)
    14816 xt "-172000,118000,-136500,118800"
    14817 st "SIGNAL trigger_id                   : std_logic_vector(31 downto 0)"
    14818 )
    14819 )
    14820 *503 (Net
     14943xt "-172000,118800,-136500,119600"
     14944st "SIGNAL trigger_id                   : std_logic_vector(31 downto 0)
     14945"
     14946)
     14947)
     14948*504 (Net
    1482114949uid 16369,0
    1482214950decl (Decl
     
    1483514963font "Courier New,8,0"
    1483614964)
    14837 xt "-172000,48400,-119500,49200"
    14838 st "SIGNAL DCM_PS_status                : std_logic_vector(7 DOWNTO 0)                 := (OTHERS => '0')"
    14839 )
    14840 )
    14841 *504 (SaComponent
     14965xt "-172000,49200,-119500,50000"
     14966st "SIGNAL DCM_PS_status                : std_logic_vector(7 DOWNTO 0)                 := (OTHERS => '0')
     14967"
     14968)
     14969)
     14970*505 (SaComponent
    1484214971uid 16404,0
    1484314972optionalChildren [
    14844 *505 (CptPort
     14973*506 (CptPort
    1484514974uid 16388,0
    1484614975ps "OnEdgeStrategy"
     
    1487815007)
    1487915008)
    14880 *506 (CptPort
     15009*507 (CptPort
    1488115010uid 16396,0
    1488215011ps "OnEdgeStrategy"
     
    1491815047)
    1491915048)
    14920 *507 (CptPort
     15049*508 (CptPort
    1492115050uid 16400,0
    1492215051ps "OnEdgeStrategy"
     
    1497415103stg "VerticalLayoutStrategy"
    1497515104textVec [
    14976 *508 (Text
     15105*509 (Text
    1497715106uid 16407,0
    1497815107va (VaSet
     
    1498415113tm "BdLibraryNameMgr"
    1498515114)
    14986 *509 (Text
     15115*510 (Text
    1498715116uid 16408,0
    1498815117va (VaSet
     
    1499415123tm "CptNameMgr"
    1499515124)
    14996 *510 (Text
     15125*511 (Text
    1499715126uid 16409,0
    1499815127va (VaSet
     
    1504115170archFileType "UNKNOWN"
    1504215171)
    15043 *511 (Net
     15172*512 (Net
    1504415173uid 16545,0
    1504515174decl (Decl
     
    1505815187font "Courier New,8,0"
    1505915188)
    15060 xt "-172000,70800,-119500,71600"
    15061 st "SIGNAL dna                          : STD_LOGIC_VECTOR(63 DOWNTO 0)                := (others => '0')"
    15062 )
    15063 )
    15064 *512 (Net
     15189xt "-172000,71600,-119500,72400"
     15190st "SIGNAL dna                          : STD_LOGIC_VECTOR(63 DOWNTO 0)                := (others => '0')
     15191"
     15192)
     15193)
     15194*513 (Net
    1506515195uid 16562,0
    1506615196decl (Decl
     
    1507815208font "Courier New,8,0"
    1507915209)
    15080 xt "-172000,98000,-125500,98800"
    15081 st "SIGNAL ready                        : STD_LOGIC                                    := '0'"
    15082 )
    15083 )
    15084 *513 (SaComponent
     15210xt "-172000,98800,-125500,99600"
     15211st "SIGNAL ready                        : STD_LOGIC                                    := '0'
     15212"
     15213)
     15214)
     15215*514 (SaComponent
    1508515216uid 16865,0
    1508615217optionalChildren [
    15087 *514 (CptPort
     15218*515 (CptPort
    1508815219uid 16841,0
    1508915220ps "OnEdgeStrategy"
     
    1511815249)
    1511915250)
    15120 *515 (CptPort
     15251*516 (CptPort
    1512115252uid 16845,0
    1512215253ps "OnEdgeStrategy"
     
    1515415285)
    1515515286)
    15156 *516 (CptPort
     15287*517 (CptPort
    1515715288uid 16849,0
    1515815289ps "OnEdgeStrategy"
     
    1518715318)
    1518815319)
    15189 *517 (CptPort
     15320*518 (CptPort
    1519015321uid 16853,0
    1519115322ps "OnEdgeStrategy"
     
    1522315354)
    1522415355)
    15225 *518 (CptPort
     15356*519 (CptPort
    1522615357uid 16857,0
    1522715358ps "OnEdgeStrategy"
     
    1525615387)
    1525715388)
    15258 *519 (CptPort
     15389*520 (CptPort
    1525915390uid 16861,0
    1526015391ps "OnEdgeStrategy"
     
    1530615437stg "VerticalLayoutStrategy"
    1530715438textVec [
    15308 *520 (Text
     15439*521 (Text
    1530915440uid 16868,0
    1531015441va (VaSet
     
    1531615447tm "BdLibraryNameMgr"
    1531715448)
    15318 *521 (Text
     15449*5